Globalfoundries redo för AMD Bulldozer

tror inte det finns nån information som bekräftar det ena eller det andra.

Ja fast det är ju 8 kärnor.
Enligt någon artickel så skulle vi inte se processorn som en "x4 med ht" utan som en x8. men eftersom den inte kan ge 100% procent på alla 8 så.... (edit: om de inte arbetar i "par" med 4 trådar)

Att de 2 kärnorna i en modul kan arbeta ihop o ses som en kärna för operitivsystemet, alt att 8 trådar delas på de 8 kärnorna med 80% av kärnornas prestanda kommer väl från amd själva.

Core 2 Duo kan inte heller ge 100% på båda kärnorna då de har delad L2$, ska vi se de som en kärninga då?

De två integer enheterna kan inte jobba ihop på samma tråd, däremot kan FPU enheten antingen jobba på två separata 128-bit trådar eller en 256-bit AVX tråd. Och gällande prestanda förlusten när båda kärnorna används har AMD sagt att man får 180% prestanda, alltså 90% per kärna.

zambezi skall ha tdp på 125w vilket är lika mycket som hos phenom x4 955. Detta innebär att prestandan per watt kan komma att mer än fördubblas.

Skulle bli förvånad ifall zambezi inte slår i7 980x i cinebench. Prestandan per klockcykel lär öka med 20-60%. Tyvärr så kommer nog intels PR byrå att bidra en hel del till intels favör.

Core 2 Duo kan inte heller ge 100% på båda kärnorna då de har delad L2$, ska vi se de som en kärninga då?

" -Bulldozer makes a fairly big break from how today's multicores are constructed. Today's dual-, quad-, and hexa-cores are based on single-cores strung together. They can share L2 or L3 cache, but generally are partitioned off from each other. With Bulldozer, the basic building block of a multi-core chip changes from a walled off single core to more of a duplex. Two cores are tightly intertwined and share fetch, decode, floating-point scheduler, and dual 128-bit fused-multiply-accumulate units, or FPUs. AMD says each module includes dedicated integer schedulers, pipelines, and L1 cache.

This, AMD says, is far superior to Intel's Hyper-Threading, which can bog down when the same resources are under load.

Hyper-Theading was introduced by Intel in 2002 and takes a single-core and shares its resources by creating a virtual core. In the Pentium 4 days, HT added a 10 to 15 percent performance increase, and in Core i7 chips, performance can be boosted 20 to 25 percent depending on the application.

Just adding dedicated, partitioned cores is a "brute force" approach that wastes resources, AMD says. With its shared resources, Bulldozer can reduce power consumption and shrink the die size, which in turn lowers the cost to produce the chip. AMD says the server version of its Bulldozer chip should deliver 33 percent more cores and a 50 percent increase in "throughput" in the same power envelope as a 12-core Magny-Cours Opteron chip.

One of the important things here is that Bulldozer is one of the first all-new designs from AMD in a decade, says analyst Nathan Brookwood of Insight 64. Brookwood says one of the more exciting design changes in Bulldozer is its ability to dynamically reallocate resources on single-threaded tasks. On a traditional dual-core, the resources for each walled off core cannot be combined. In Bulldozer, all of the resources of the module can be thrown at it a thread.

The single-core performance on some floating-point applications is going to be mind-boggling, Brookewood says"

Med det sättet att se på det så är definitivt en Intel processor med Hyperthreading en dubbelkärnig processor. Tror du Hyperthreading är en transistorfri design? AMD har använt sig av 12% mer transistorer jämfört med en vanlig uppbyggd kärna för att möjliggöra en modul med två beräkningsenheter.

Kan vara kul att läsa om någon missat det:

Det snackas om höga klockfrekvenser också, vilket säljer bra med lite PR

Hur du kan få det till att HT skulle vara två kärnor har jag inte en aning om. Det jag säger är att jag personligen tycker att kärnor borde räknas efter antalet beräkningsenheter. Att resurser i en processor är delade mellan kärnor är inget nytt och då blir frågan vilka delar som ska vara delade för att göra flera beräkningsenheter till en kärna?
Jag är väl medveten att HT tar transistorer, runt 5% per kärna har jag för mig att Intel har sagt. Men hur en enkel beräkningsenhet som blir matad med dubbla trådar kan bli 2 kärnor begriper jag inte riktigt.

Du missade att jag skrev ur ditt perspektiv att se på saken, varav jag skrev; Med det sättet att se på det så. Beräkningsenheten är en väldigt liten del av processorn och i princip alla resurser som fetch, decode, scheduler osv delas i Bulldozer. I en processor med flertrådsteknologi så delar man också resurser, med bl.a en mer aggressiv schemaläggare för att mata en exekveringsenhet mer effektivt enkelt förklarat.

En kärna är endast inte en beräkningsenhet, utan alla grundläggande resurser som evekveringsenheten är beroende av. Att jämföra en delad cachenivå i det läget är lite väl långsökt då det inte är en jämförelse i liknelse med det vi talar om här.

En processor med HT ses som två processorer av OS'et trots att den inte har två kompletta kärnor. En Bulldozermodul ses som två processorer trots att den fortfarande inte består av två kompletta kärnor. En extra komplett kärna hade krävt 100% fler transistorer, medan designen i Bulldozer kräver 12%. Om man också ser på strukturen på FPU'n så är det 4st FPU'er och inte 8st, även om den kan dela på sig beroende på operation/instruktionstyp.

Lösningen är betydligt mer lik Hyperthreading än två processorkärnor, men fungerar tvärtemot varandra.