AMD Steamroller lanseras under 2013

Tur att man kan ändra lätt på wikipedia då

Nej men det kan jag köpa närmre men faktum är att denna enhet ser till att varje integerkärna har en egen FPU pipeline som i sin tur kan allokeras till att jobba med den andra kärnan om nödvändigt.

Sedan är det knappast FPU som är flaskhalsen på Bulldozer/piledriver eller liknande arkitekturer.

Jag kommer fortsätta att hävda att AMDs processorer är antalet kärnor som de marknadsförs i. Och tycker någon motsatsen så är det väl okej för mig.
Ingen anledning att jag ska ödsla min tid.

Min tankegång är just att de bygger processorn i CMT teknik och såldes måste det fortfarande vara de antal kärnor som kommer i marknadsföringen vara det jag följer. Sedan kan man väl tissla och tassla så mycket man vill

Detta ser mycket lovande ut.

Ska bli spännande att se virtual voids kommentar.

Ska bli väldigt spännande att se hur detta blir! En effektivare prolle är aldrig fel!

30% högre IPC vore underbart.

Undrade precis detsamma. AMD brukar inte vara dom som byter sockel i första taget(thank god) men man lär ju vänta och se, man vet aldrig.
Tur att denna artikel kom nu. Skulle typ beställa ett Sabretooth 990FX gen3 samt en 8350 när som helst men kommer avvakta tills mer info kommer.....

Läser jag originalartikeln ser jag inget om att IPC skulle vara 30% högre. Det står
"which results in a 30 percent increase in overall ops delivered per cycle.". Tolkar "ops delivered" som antal instruktioner som kan levereras för körning, men kan naturligtvis ha helt fel här.

IPC är ett mått på hur många x86-instruktioner som passerar alla steg och vars resultat blir globalt synligt, IPC är alltså antalet instruktioner som "retires" per cykel i genomsnitt.

I stor har en modern CPU dessa steg

fetch -> decode -> execute -> ROB -> retire

ROB = Reorder Buffer, en plats där man temporärt håller reda på resultatet av en beräkning som skett out-of-order. Detta resultat kan inte göras globalt synligt innan alla instruktioner som låg före i koden är klara.

Det som jag uppfattar att ha ökat med 30% är hur många µops som i genomsnitt kan levereras från decode till execute. Moderna CPUer inför en hel del spekulativ exekvering, så det är fler instruktioner som avkodas och körs som aldrig görs synliga. Så bara för att man kan leverera upp till 30% mer instruktioner betyder det inte att IPC går upp med 30%. Jämför med Haswell som har upp till 33% mer execute kapacitet jämfört med SNB/IVB, det kommer inte leda till 33% högre prestanda i genomsitt, det kan teoretiskt ge upp till detta värde förutsatt att "execute" var flaskhalsen och det är "rätt" mix med instruktioner.

Samma sak gäller nog här, "decode"-steget i Bulldozer/Piledriver är inte en flaskhals när bara ena kärnan i en modul används och det är inte ens säkert att "decode" är flaskhalsen när båda kärnorna används även om detta steg har visat sig var en flaskhals i vissa lägen. Så det är nog när båda kärnorna används som dessa 30% överhuvudtaget kan vara relevanta.

Det man nog ska fästa mest uppmärksamhet på är 15% bättre per Watt. Gissar att TDP ligger på ungefär samma nivå här, så 15% bättre IPC är nog vad man kan hoppas på i bästa fall, är ju möjligt att man fått ner förbrukningen en del och då kan IPC öka mindre än 15% men ändå ge 15%/W.

Men det finns en del saker som ändå verkar helt rätt saker att optimera, tänker främst på förbättringarna som rör minskad latens på loads och load-store-forwarding. Just latensen är något som Bulldozer arkitekturen ligger rejält efter Intel sedan Nehalem och denna skillnad är garanterat en stor förklaring till varför Intel verkar hantera multitrådade program där delarna måste kommunicera med varandra mer effektivt än Bulldozer/Piledriver. AMD fungerar bäst på saker som är trivialt parallelliserbart som kodning av film, köra flera helt oberoende program etc.

Då AMD satsat på hög klockfrekvens och lång pipeline så känns även alla förbättringar "branch-predictor" väldigt viktiga, något som man också tydligen optimerat i Steamroller.

Sist men definitivt inte minst så tror jag "is optimized for loop behaviors" betyder att AMD implementerat samma typ av loop-detektions-optimering Intel stoppade in i Core2 och sedan generaliserade till en µop-cache ("L0-cache") i Sandy Bridge. Det har visat sig vara en optimering som ofta ger rejäl förbättring, så förhoppningsvis kommer detta även vara fallet i Steamroller.

Dessa förbättringar är nog viktigare för servers jämfört med desktop, men det är också där AMD just nu är i störst behov av att förbättra sig då det finns rejäla vinstmarginaler på server CPUer. Idag står sig AMDs 16-kärniga Opteron rätt illa mot en kostnadsmässigt likvärdig 6-kärnig (12-trådar) Xeon E5 så här måste AMD definitivt stärka upp sig och är övertygat om att man kommer göra det med Steamroller. Kommer ingen Haswell baserad Xeon än på minst ett år, Xeon E5/E7 baserad på IVB ska ju precis släppas, är bara Xeon E3 (budgetservers med 4-kärnor) som ännu finns baserad på IVB.

AMD går i dag bättre än en ungefär lika dyr Intel när alla kärnor används men sämre när bara ett fåtal kärnor används.

Inte på servers, där Intel i genomsnitt är snabbare på allt om kostnaden på system är likvärdiga.

Men är precis detta som Steamroller ska förbättra!

Pris efter prestanda och konkursens svårare än så brukar det inte vara

Lär nog kosta lika mycket som en 8350 gör idag med tanke på att Haswell redan varit ute ett tag när Steamroller ska släppas. Men vem vet, kanske är prestandan så pass bra att den kan konkurrera med typ i7 4770K och då lär ju priset bli därefter....

Kanske bara är jag, men skulle gärna se att fler prestanda relaterade komponenter flyttades in på processorn. Som PCI-e och nu med SSDs även SATA kontrollern. Lär väl troligen komma nya strömsparlägen och beroende på när Steamroller kommer skulle jag gärna se DDR4. Detta skulle kräva en ny sockel.

Samtidigt ser jag gärna att Steamroller släpps till AM3+ så jag kan uppgradera till en utan att byta massa annat. Men man kan ju inte få allt.

Ska du ha PCIe och sådant i den omfattning som krävs för Quad-crossfire så kommer det ta väldigt mycket plats. Det är därför både Intel och AMD bara byggt in sådant i mindre processorkärnor.

Det tror jag nog ja gjorde både då och nu när du frågade.