Intel & minnesbandbredd

<img src="http://www.sweclockers.com/img/ico_note.gif" alt="Nyhet"><b class="red">Intel & minnesbandbredd</b> <small class="small">Onsdag den 18 Februari 2004 Herman<br /></small>
<a href="http://www.eetimes.com/semi/news/OEG20040217S0007" target="_blank" >EETimes</a> rapporterar att Intel undersöker möjligheten att byta ut minnesbussen för hela Pentium 4-plattformen och kommande plattformar. De hade igår en konferens som hade titeln "A 2 Gb/s Point-to-Point Heterogeneous Voltage-Capable DRAM Interface" där de tyst berättade om en teknik som kommer influera datormarkanden stort ifall det skrider till handling.<br /><br />Tekniken kan liknas med andra point-to-point-protokoll. En någorlunda rättvis jämförelse är bussen som används på Athlon64-plattformen - HyperTransport. Intel samarbetar redan med två minnestillverkare, Infineon och Samsung, som redan har utvecklat prototyper som visar att prestandan är mycket imponerande och skalbar.<br /><br />Intel kommer som bekant att lansera Grantsdale-plattformen under CeBit som startar exakt om en månad. Denna plattform kommer enligt rykten att erbjuda 1000 MHz systembuss (250*4 MHz QDR) och 533 MHz DDR-II-minnen. Då minnesbandbredden är exakt designad för processorns systembuss tvingas Intel att höja systembussfrekvensen för processorn för varje frekvensökning som DDR-II-minnen kommer att göra. Det vill säga att DDR-II minnen på 667 MHz (333 MHz DDR) inte kan erbjuda sin fulla bandbredd på en 1000 MHz systembuss.<br /><br />Förhoppningsvis dyker det upp mer information på pågående IDF om detta.<p>
<table border="0" cellpadding="0" cellspacing="0" width="100%">
<tr><td width="50%"><small class="small"> </small></td>
<td width="50%"><p align="right"><a href="http://forum.sweclockers.com/showthread.php?threadid=247631">Kommentera</a> | <a href="http://www.sweclockers.com/html/felanmal.php">Felanmäl</a></p></td></tr></table><p>