65nm, 45nm vad är egentligen skillnaden?

Två likadana processorer med 45 eller 65nm är lika snabba. Dock lär 45nm vara svalare vilket gör att den nog klockar bättre.
För företagen blir det billigare att tillverka 45nm än 65nm då mer får plats på samma yta.

Det som menas med 45 nm eller 65 nm är kanallängden i en MOS-transistor och är alltså ett ungefärligt mått på hur stor varje transistor är. Nanometer är 10e-9 m eller miljarddels meter. Om kanallängden minskar går det åt mindre energi att slå av eller på transistorn. Transistorerna blir mindre och kan läggas tätare vilket krymper chipet. Mindre chip gör att man får fler chip från varje waffer, alltså billigare tillverkning. Sänkningen i energiåtgång för varje omslag i transistorerna kan man antingen ta ut som sänkt strömförbrukning eller använda för att höja frekvensen med bibehållen strömförbrukning.

Inte den minsta prestandaökning, men det möjliggör (men inte enda anledningen) prestandaökning. Man optimerar hur processorn fungerar för att få ut mer prestanda.
Prestandautvecklingen på processorer (speciellt x86-baserade) har kommit från att man hittat på många trick för att få ut prestanda. All denna "kringlogik" kräver transistorer och alltså blir det mer och mer transistor. Dock kan man inte höja frekvensen hur som hellst, så man kan inte göra kretsar som är jättestora och köra dem snabbt, då avståndet man kan "nå" på en klockcykel minskar med ökad frekvens.
Exempelvis har conroeprocessorn en yta (die size) på 143 mm^2 men nya wolfdale (45nm) har 107 mm^2.

Den dynamiska strömkonsumtionen av en processor är enligt följande:
P_dyn = C * f * V2 ≈ area * freq * voltage^2
När man sänker från 65nm till 45nm så minskar arean av kretsen, och det brukar gå att minska på spänningen.

Med multicore så har man inte nytta av att kunna nå överallt på processorn så snabbt, så därför är det att processortillverkarna slänger på fler och fler kärnor för det är svårare och svårare att tillverka snabbare processorer (fast det är en bit kvar allt till den fysiska gränsen).

Ja det är helt rätt. Det är alltså en "waffer" som en postare ovan skrev (men inte gav någon förklaring på).

Men det andra. Processorn arbetar ju med baserat på klockpulserna, att saker ligger närmare hjälper väl inte om klockan går i samma takt?

Datan skickas ju inte i ett kontinueligt flöde, utan diskreta steg.
Tänk att du har en lång väg och för varje klockpuls (och därmed tid) rör du dig mellan stolparna "direkt". Då spelar det ingen roll om det är 1 meter eller 1 km mellan stolparna, det kommer ta lika lång tid att nå målet om det är lika många stolpar och klockan är densamma. Men för att gå tillbaka till microchipen så är det svårare med längre sträckor, men om vi bortser från det alltså.
Men jag kanske missar något här?

Så länge inte antalet klockcykler för en överföring ändras, så kommer inte heller hastigheten att ändras. En cache på mars skulle ju naturligtvis innebära att designern av processorn skulle behöva slänga in en enorm mängd "tomma cykler" i väntan på data. Just antalet wait-states är ju generellt sett en designparameter, så såvida inte chipet anpassas för den eventuellt kortare överföringstiden, så påverkas inte prestanda. Det är väl dock möjligt att en del fördröjningar kan ändras via mikrokod.

Hur som helst så ger inte en "simpel" optisk krympning av ett chip några prestandafördelar om inte antalet wait-states ändras någonstans.

Du behöver väl inte dra till sådana extreme avstånd?
Diskussionen var om man bibehåller frekvensen och helt enkelt inte gör några ändringar än att krympa tillverkningsprocessen till 45nm.
Men om vi tar din L2 cache på mars och säger att de sammankopplas med ljusets hastighet i vakuum (kisel har lägre hastighet för elektromagnetiska vågor) och kör på en klockfrevens som möjliggör att man har tillgång till cachen "direkt" (bortser från tiden för cachen själv att plocka ut data etc), då skulle denna processor arbeta lika snabbt/långsamt som om cachen var en uns av en mm bort då klockpulserna går lika sakta. Visst, det blir många minuter mellan varje puls om man ska nå till mars men principen håller väl?

Ja , ett kortare avstånd skapar teoretiskt en mindre data arrival time vilket ger mer slack. Detta kan sedan användas till att höja klockfrekvensen och få kretsen snabbare. Alltså signalen når fram till vippan snabbare men är fortfarande begränsad av klockan.

Och hur sker kommunikationen? Den elektromagnetiska vågen i ledaren mellan cachen och "resten" sker snabbare, men kör du samma frekvens så kollar du av vad det är för spänning på ledningen med visst intervall (återigen bestäms av klockfrekvensen). Cacharna arbetar också bestämd av frekvensen.

Jag tog och frågade läraren (Erik Hagersten, Uppsala, professor i datorarkitektur) i en kurs jag läser nu gällande detta. Enligt honom när jag påpekade speciellt om man bibehåller frekvensen och inga optimeringar what so ever så höll han med om att prestandan blir densamma.

Kontentan är att inget blir bättre med mindre ledningsbredd men man möjliggör många förbättringar.

Ja eftersom du kör dem i olika frekvenser (eller bussen i olika) eftersom signalen tar sådan lång tid så måste du köra på extremt liten frekvens. Men om du har L2 cachen bredvid och kör samma frekvens så får du samma hastighet?
Den fysiska propageringstiden av signalen mellan L2 cachen och resten av själva processorn blir mindre men resultatet kommer inte märkas snabbare.

Konstigt att jag missade att tråden ligger fel (diskussionen har handlat gällande hur processorn fungerar, men man också naturligtvis sänker ledningsbredder på GPU:er med).
*tråd flyttad*

Jag tänkte förtydliga det här lite.

Det High-K material som Intel pratar om syftar på det isolerande skiktet mellan gaten och kanalen. Dvs. Oxiden i en MOS (Metal-Oxide-Semiconductor) struktur. Det är alltså inte kislet som byts ut.
High-K betyder att oxiden har en högre dielektricitetskonstant -> man kan använda ett tjockare lager men bibehålla den kapacitiva kopplingen till kanalen -> man får mindre läckage genom oxiden (för att den är tjockare).
Detta gör att man kan bibehålla frekvensen samtidigt som transistorerna blir mindre.

När man pratar om 45nm och 65 nm noden så handlar det mycket riktigt om tillverkningsteknologin. Ursprungligen var detta definierat som det minsta litografiska mönstret man kunde göra, detta var tidigare ofta synonymt med gatelängden.
Numera finns inte den kopplingen lika tydligt, i transistorer i 45nm noden t.ex. är gatelängden ca 20nm.

Angående frekvens och tidsförskjutningar så tror jag att man numera använder en distribuerad klocka. Dvs man beräknar hur fördröjningarna ser ut och använder sedan flera anpassade klockfaser för att allt ska hända "samtidigt" över hela chipet.

Fördröjningen beror inte riktigt på avståndet mellan komponenter eller hastigheten av den elektromagnetiska vågen (ljushastigheten). Utan på att man har kapacitanser i transistorer och ledningar som skapar fördröjningar i de digitala pulserna.

Skillnaden mellan 65nm och 45nm är 20nm....

Rent praktiskt betyder detta för Wolfdale (dual) en svalare och snabbare cpu i samma klock som den äldre 65nm generationen.
45nm betyder att man kan få in fler transistorer på samma yta om man så vill eller krympa den existerande ytan med samma antal transistorer.
Ny teknik har också som nämts implmenteras i de nya 45nm cpu´s som tenderar att göra dem mer klockvänliga än tidigare generation.