TSMC: "Problemen är lösta"

Jag antar att Glofo inte har hunnit komma igång ordentligt? Eller så kanske de satsar på cpu:er i första hand. Jag gissar dock bara utifrån vad jag läst i höstas...

Det blir intressant att se när krympningsmöjligheterna tar slut, vilken teknik som kommer ta över.

Men det finns ju alltid utrymme för andra typer av förbättringar, supraledning kanske? Kommer krävas flytande kväve som standard, inte bara för extremklockare.

Pappret är alltid lika tjockt

Nu är det iofs en minskning från 55nm till 40nm som det är frågan om, inte från 65nm som de flesta säger?

Mja, du måtte tänka på kvadraten, Helge...eller f'låt, Rsmith.

Man minskar arean på transistorn med 50-60% procent vid varje nod, precis som du säger. Men det betyder ju att du kan dubla antalet transistorer per ytenhet (eller chip). Moores lag, någon?

65nm till ca:46nm = dubbla antalet transistorer per chip
65nm till 40nm = ca: 2.6 gånger ökning av transistorer per chip
30nm till 25nm = dubbla antalet transistorer per chip

25 nm till 12 nm så kan du fyrdubbla antalet transistorer per chip (ett stort hopp!).
Dock hamnar det på övergången mellan mikroelektronik till nanoelektronik. Så som transistorerna är uppbygda idag slutar att fungera vid ca: 11 nm (har med dopningen att göra vill jag minnas). Jag vågar inte gissa på vilken yield man får vid 12 nm, usel torde den bli med dagens verktyg. (Det där kommer jag få äta upp, hoppas jag i alla fall...)

Applicera Moores lag på ovan så skulle man kunna gissa när utvecklingen måste hitta en ny vinkel, kvantprocessorer eller optiskaprocessorer.

40 nm idag (säg):
om 1.5 år 35 nm
om 3.5 år 25 nm
om 7.5 år 12 nm

EDIT: Fixat Svengelskan (hoppas jag)

Ni som sitter och räknar storleksminskningen... glöm detta med pappersexemplet, en transistor är uppbyggd i 3 dimensioner inte 2.

Minska i en dimension med 30% minskar volymen ca 66% (per transistor)
Detta är bara i teorin dock sen minskas inte allt i en processor med just dessa 30%

Tänk er en kub, halvera sidorna och du får plats med 4 mindre kuber i en stor kub.
-_ _
|_|_|
|_|_|

"Tur"

jag skulle vilja kalla det en anseende aktigt sammanträffande att dom går ut och säger att problemet är löst strax efter att nvidia öppnat skyltfönstren till nya Fermi.

Är den släppt?

Jag tycker iaf att det känns lite som så faktiskt.

Man kan inte öka massan av pappret genom att vika den. Det enda som förändras är formen

Därför det blir mer komplicerat att vika pappret ju fler gånger det är vikt.
Nej tjockleken och massan på pappret är fortfarande det samma.
Bara för att pappret är dubbelvikt betyder det inte att pappret blivit dubbelt så tjockt. Det betyder bara att formen har ändrats på pappret.

Om du sträcker ut armen helt och mäter din biceps och du sedan lägger en hand på din axel och mäter biceps igen så tar du inte och lägger till underarmen till din biceps.

EDIT: VI snackar om det för att illustrera ett enkelt sätt att tänka på hur mycket mer komplicerat det blir ju mindre något är.
Precis som pappret blir svårare att vika ju fler gånger man viker den, även om förändringen är procentuellt mindre.

Jo det där är nästan sant!

Det är sant att transistorerna är uppbygda i "lager" och således upptar en volym på kisel plattan.

Men transistorns komponenter och ledare "monteras" endast i två dimmensioner. Komponenterna "ritas" (litografi av olika typer) i lager på lager ovanpå varandra dock i slutändan har du ett lager av komponenter som är sammanflätade av ledare och kontakter.
Detta innebär att storleken på komponenterna är begränsade av linjebredden i din litografiteknik (samt hastighet på sagd teknik, tänk mass produktion).

Där jag gjorde mitt exjobb hade doktoranderna tillgång till en maskin som hade en linjebredd på under 5nm, men det tog två dygn att producera en 30 mm kisel platta med ett enkelt rutnät eller nano punkter (ett process steg)...

Nu har jag inte så där faslig djup förståelse i hur design av halvledarkomponenter går till, jag jobbade i andra ändan (tänk rumpa, bokstavligt) av processen.

Men en vild gissning är att det skulle vara möjligt att bygga ett chip i 3D och i slutändan ha en kubformad product. Dock med tanke på att det är ca: 300 process steg för att tillverka en platta med moderna microprocessorer på så skulle jag tro att bråkdelan defekta komponenter går snabbt mot ett vid 500-600 process steg och därmed inte ekonomiskt möjlig. För att inte tala om svårigheterna med att bussa ihop olika delar av en kubisk microprocessor.

hmm... ett uppdrag för Chuck Norris?