Intel inaktiverar TSX-instruktioner i Haswell och Broadwell på grund av buggar

Sorgligt att ett företag med mångmiljardtillgångar inte ens kan testa sina produkter ordentligt.

kan vara en svårupptäckt bugg, så inget att haka upp sig på. Det sorliga är att utvecklare inte kan använda funktionen för att koda bättre flertrådade program till oss.

Verkar ännu inte vara allmänt känt hur komplext det måste vara och vad som faktiskt går fel men med tanke på att detta rör serverprocessorer som kan köra väldigt komplexa och känsliga beräkningar så vill de ju inte riskera något. TSX har inte ens varit aktiverat på många konsumentprocessorer.

Eller gamla klassiska pentiums räknefel? Det var tider det

Skickades från m.sweclockers.com

Till viss del håller jag med. Dock tycker jag att konsumenterna skulle ersättas för felaktiga produkter. Men detta ignoreras allt för ofta och tillverkare förväntar sig att konsumenter tycker det är helt ok att köpa nytt. Hade någon tillverkare gjort liknande med en bil som hade konstruktionsfel så hade de arkebuserats.

Tycker detta ganska bra visar varför det är väldigt vettigt för Intel att ha ett ganska stort glapp mellan när en ny mikroarkitektur släpps till dess den kommer in i Xeon E5 och E7.

Denna finns i den billigare Xeon E3 serien som i princip är samma CPU som Core-i7 med stöd för saker som TSX + ECC stöd.

Läste igenom errata, den relevanta delen är länkad av Zotamedu ovan. Säger ju absolut inget... Verkar som det är en väldigt fundamental del som innehåller buggen då TSX innehåller två olika metoder med lite olika beteende och olika assembler-instruktioner och som jag förstår det slår man av stödet för TSX helt och hållet.

Det ena är "begränsat transaktionsminne" (xbegin/xend/xabort) som kräver att applikationen i fråga är medveten att den använder TSX.

Den andra är "lock elison" (xacquire/xrelease), något jag tittat en del på själv då det går att använda även i applikationer som inte känner till TSX.

Prestandamässigt var det helt uppenbart att TSX är en typisk 1.0-implementation, det fungerar (well, fungerar nästan) men prestandavinsten var inte jättehög.

Man kan också nämna att det är en väldigt specifik klass av applikationer som något som TSX någonsin kommer betyda något för. Saker som rendering och vissa typer av beräkningar som är s.k. "embarrassingly parallel" (skalar perfekt med CPU-kärnor) har absolut noll användning av TSX. Applikationer som delar data där man av någon anledning relativt ofta måste skriva till delat data ser typisk en försämring av TSX.

TSX är ändå användbart då applikationer som delar data som nästan aldrig modifieras existerar inom områden som väldigt många använder, t.ex. relationsdatabaser. Förhoppningsvis får Intel med en fix även i Haswell Xeon E5/E7 annars kommer det dröja minst en generation till innan man kommer se någon användning av HW-transaktionsminne i x86-servers.

Leta på valfri kretstillverkares errata-lista, vad du kommer se är att Intel har minst lika bra kvalité som andra. Även sådana "enkla" saker som USB- och SATA-kretsar är i dag väldigt komplicerade saker. Betänk också att det som finns i en errata är saker som tillverkaren faktiskt accepterat som ett fel.