Det har dykt upp en hel del detaljer kring Intel:s kommande processorarkitektur för servrar, mobila datorer samt desktop-marknaden idag på Intel Developer Forum. Intel:s CTO Justin Rattner avslöjade flertalet detaljer kring arkitekturen som Intel skall följa:

:: 14 stegs pipeline - jämfört med 31 steg som kärnan Prescott)
:: Micro-fusion - en term som vi troligen kommer bekanta oss med ytterligare den närmsta tiden. Det är en teknik som låter vissa instruktioner kallade micro-ops sammanfogas inne i RISC-processorn och sedan exekvera dem som en instruktion.
:: Singel-cykel exekvering av 128 bitars SSE-instruktioner - den nya processorarkitekturen kommer tillåta att samtliga SSE-instruktioner exekveras i endast en cykel. Hur mycket prestandavinst detta ger mot dagens Pentium-processorer återstår att se.
:: Delad nivå 2-buffer - samtliga processorer med dubbla kärnor kommer att ha en delad nivå 2-buffer som båda kärnor delar på över alla Intel:s processorfamiljer.
:: Optimerad prefetch - Intel har omarbetat sin teknik för prefetch så att den är optimerad för delad nivå 2-buffer.

Intel presenterade TDP-värdet för Conroe som ligger på 65 Watt, troligen för den lägst presterande modellen i serien processorer som bygger på Conroe-kärnan. Den skall även vara cirka 40 procent snabbare än nuvarande Pentium D 950 vid samma klockfrekvens.

Något lanseringsdatum nämns dock inte, men senare i år kommer vi se Intel byta hela sin processorarkitektur över samtliga segment och med en förfinad tillverkningsteknik på 0,065 mikrometers ledningsbredd.