AMD Bulldozer med åtta kärnor i prestandatest

Gemene man slänger i ett halvbra konsumentgrafikkort, och plötsigt så krymper skillnader i prestanda mellan olika CPUer ganska mycket.

Men jag står fortf. fast vi att jag väntar på seriösa benching på färdig produkt för att få en bra uppfattning om prestanda och potentiell prestanda.

För att inte glömma strömförbrukning och pris!

Prestanda/krona och prestanda/watt är liksom vad som är intressant för mig.

Och 4 kärnor är 4 kärnor, hur man än räknar.
Och 8 kärnor är 8 kärnor, hur man än räknar.
Vad är det du vill ha sagt?

Och prestanda är prestanda, hur man än räknar.

Nästintill riktig octacore? Det är ju bara heltals biten som är dubblerad i varje modul. Fetch, decode och L2 är fortfarande delat. Det är inte nästintill en octacore, det är en quadcore med dubbla heltalsenheter. Anandtech har en fin bild.

Som du ser är en Bulldozer modul mer lik en enkel kärna än en tvåkärnig processor.

Sen tror jag att det där med kärnor snart kommer bli ett dött begrepp eftersom man bygger processorer på ett annat sätt nu. Olika typer av heltal, flyttal kommer blandas ihop på olika sätt och dessutom kommer det garanterat bakas in massa shaders i det hela också till en ända gröt.

Jag tycker man ska räkna prestanda.

Fast då får man ju ta hela spektumet

Vad är prestandan när 4 trådar används.

Och vad är prestandan när 8 trådar används.

Skickades från m.sweclockers.com

Jag tänker mer "vad är prestandan när program X används" och "vad är prestandan när program Y används" och sedan tittar man på vilka program man själv använder mest och tittar vilket som ligger närmast i hur det beter sig.

Zotamedu, 4 moduler är 4 st frontends med fetch/decode och 8 st integerexekveringsenheter med 8 st integerkärnor (heltal) och 8 st integerschedular eller schemaläggare för heltal, och 4 st SIMD/integer/floatingpointexekveringsenheter med 4 st heltal-flyttalsschemaläggare som kan köra två stycken vanliga heltals-flyttalsoperationer (två 128-bit load) samtidigt istället för en. AMD kallar det för 8 kärnor själva.

Frontends med fetch/decode som pratar x86, dessa har en hård variant av SMT. Under där handlar det mest om arkitektur. Men det är organiserat som två heltalsenheter med schemaläggare som gör dubbelt så mycket arbete mot om de hade varit ensamma. SIMD/FPU med gemensam schemaläggare som kan köra sina två loads per cykel och jobba med båda. Vad det gäller Intel har de kört delad L2 i Core/Conroe. Hur väl AMDs val i slutändan fungerar beror på hur kraftig frontend de byggt. P4s kunde t ex baraavkoda en x86-operation per cykel det är inte fallet här, under samma period kunde andra arkitekturer som Power och Sparc köra fler än en instruktion per cykel, men det pga olika designval. Här kommer den kunna avkoda och skicka iväg tillräckligt många MacroOps parallellt (vilket inte frontend från K10 klarar då) för att hålla exekveringsenheterna igång. AMDs riktiga problem är om vi börjar använda 256-bitars AVX-operationer, då kommer de halka efter på FPU/kärna. Men precis som Sun kan de när behovet uppstår dubbla vektorenheterna även om det betyder att bygga om frontend. Det intressanta här är delat L1 instruktions-cache, delad frontend och dess 4 x86 decode-enheter per modul. Det finns inget som säger att detta måste vara slöare än två separata frontends som definitivt kan vara slöare. Det handlar mer om hur frontend med scheduleing/schemaläggning fungerar i helhet med fetch, queue och decoding. Inte hur många olika block den är utspridd över geografiskt. AMD har t ex 64KB instruction-cache medan SNB har 32KB, dessutom har data-cache ökat från two-way till four-way från K10 och är en riktigt stor förbättring jämför mot gamla K8. K10 hade bara 3 st decode-enheter per frontend/kärna jämfört med 4 st decode per frontend/modul här byggs frontend om lite gran som sagt se: http://www.realworldtech.com/includes/images/articles/bulldoz.... Det handlar alltså om 4 st x86 instruktioner per cykel, definitivt mer kapabel än K10s. Som förhoppningsvis ska generera operationer nog för att det ska fungera hyfsat. Men det betyder pga att det är en annan design, i slutändan inte är mer än 16 avkodade x86-instruktioner per cykel på en 8-core 4-modul AMD BD. Om mer behövs är dock inget vi kan svara på utan prestandan beror nog helt på andra saker. I verkligheten kommer ju inte en kärna hinna med t ex 4 instruktioner per cykel. Förmodligen inte ens två för det mesta. AMDs riktiga problem är dock att de inte har något som kommer direkt efter Bulldozer förutom vidareutvecklad Bulldozer. Intel byter arkitektur redan med Haswell.

Ska man räkna trådar, vilket man såklart även gör så är ju en Sun SPARC T3 128-trådar och det säger relativt lite om prestandan, det handlar om 16 kärnor med 16 flyttalsenheter på 1.65GHz. Dessutom har du saker som dubbla 10GbE ethernet-kontrollers inbyggt. Upp till 128GB minne per processor som är ganska mycket mer än vad våra x86-processorer klarar på 32GB per processor. T ex Nehalem-EX. Det finns hur som helst anledning till alla olika designval. T ex hade UltraSPARC T1 8 heltalskärnor och 1 vektorenhet (FPU) vilket i princip betyder att den måste ha delad frontend mellan alla kärnor, ingen kallade det en 1-core processor för det. Vilket den då också gjorde tillsammans med CMT-trådningen. Det finns många faktorer att ta in, det går inte att bestämma att flera element bara räknas som ett eller något sådant, i en GPU har du inte heller 1536 front-ends. I många multicore, accelerationsprocessorer, DSPs eller andra vektorenheter kommer du inte köra mer än en eller ett par front-ends även fast du har massor kompetenta fysiska block. En generell heltalsenhet räknas däremot som en processor/kärna enligt det traditionella. Men det finns också chip utan generel-purpose-del. Det är inte noll beräkningsenheter för det.