TSMC kan knipa hela AMD:s processortillverkning på 7 nanometer

Trädvy Permalänk
Medlem
Registrerad
Jul 2017
Skrivet av Palme_570:

likvärdigt ? Presterar bättre i det mesta server orienterade. När Epyc väl får fotfäste så kommer det gå fort, största problemet idag skulle jag säga är att Intel och AMD är inte kompatibelt dvs VMs går inte att flytta mellan Intel och AMD cluster vilket är ett problem om man inte byter större del av farmen samtidigt.

Njä, jag vet inte om det är det "största" problemet med Epyc. Det är ett litet problem i ett specifikt scenario.

Visst, om man driver en liten virtualiseringsmiljö med några enstaka hostar i ett enda kluster så kan man inte kan mix-and-matcha tillverkare om man vill köra vmotion/live migration. (Detta är faktiskt en sits som jag själv sitter i på jobbet.) Om man dock har lite större skala spelar det ingen roll. Du har inte mer än ett dussin eller så maskiner i ett enda virtualiseringskluster. (VMware har en hård gräns på 64 maskiner/kluster.) Att ha homogena AMD-specifika kluster och Intel-specifika kluster utgör inget större problem i den verkligheten.

Det är också långt ifrån alla serverorienterade scenarion där live migration av virtuella maskiner ens är något man vill göra.

För bäst hjälp, försök att svara på alla frågor som ställs i ett inlägg. Då slipper vi fråga om samma sak fler gånger, och du får hjälp snabbare.

Trädvy Permalänk
Medlem
Registrerad
Jul 2015
Skrivet av Jacob:

Hej! Tog bort Anandtech som källa då uttalandet gjordes i samband med kvartalsrapporten och för att inte lägga ord i munnen på Anandtech. I övrigt förmedlar vi ingenting som konkret fakta utan att det är möjligt att TSMC knipit hela tillverkningen av Zen 2 på 7 nanometer. Eller åtminstone för nästa Ryzen (Matisse, utan integrerad grafik), Ryzen Threadripper (Castle Peak) och Epyc (Rome), vilket vore logiskt med tanke på hur AMD bygger upp de processorserierna idag (från en och samma krets).

Återstår gör dock Ryzen med integrerad grafik (Picasso, som efterträder Raven Ridge) och inte minst bolagets kommande grafikkretsar (Navi?), vilka rimligen tillverkas hos Globalfoundries om ovannämnda gäller. Här spekulerar jag dock vilt.

Som @MrMasj sade får AMD producera på andra foundries när GloFo inte har kapacitet (kanske försprång också räknas som kapacitet?).

Mina tankar går så här: Epyc har haft mer än ett år på sig att bli validerat av diverse kunder och nu kan dessa kunder lita på ekosystemet mer än vad de har gjort tidigare, så GloFo måste antingen hålla kvar stor del av deras 14nm produktion för att mata validerade system eller så har företag redan satsat på att 7nm kommer funka finfint (vilket är möjligt med tanke på att systemen kommer träda i kraft någon gång nästa år).

Jag tror personligen att AMD kommer fabba Threadripper och Ryzen hos GloFo där marknaden (i mängden kisel) är mindre och med IBM involverat i designen (med många snygga processknep) kommer mest troligt att prestera bättre än TSMC. Sedan lär 7nm Ryzen med integrerad grafik också fabbas hos GloFo (Vega eller Navi, vem vet ).

"Oh glorious cheeseburger… we bow to thee. The secrets of the universe are between the buns..."
"All my farts come straight from hell, you're already dead if you notice a smell"

Trädvy Permalänk
Medlem
Registrerad
Nov 2011

Alla ni som pratar RAM och Chipset. RAM-stödet har inte varit bundet till chipset sedan KT400 och nForce 2. B450 lär nog gå att bygga in i moderkort med DDR5-stöd. Minneskontrollern är dock i processorerna, och kommer troligtvis kräva ny sockel. Och eftersom Zen 2 är AM4 så kommer det inte finnas stöd för DDR5. Om de inte gjort dubbla minneskontroller som med AM3-processorerna. Men de har inte sagt något som ens antyder något sådant.

Förövrigt, innan vi ser sockel AM5 så lär B450 vara utdaterat. På AM5 kommer det nog bli annan sydbrygga.

Trädvy Permalänk
Medlem
Registrerad
Okt 2001
Skrivet av Aleshi:

Alla ni som pratar RAM och Chipset. RAM-stödet har inte varit bundet till chipset sedan KT400 och nForce 2. B450 lär nog gå att bygga in i moderkort med DDR5-stöd. Minneskontrollern är dock i processorerna, och kommer troligtvis kräva ny sockel. Och eftersom Zen 2 är AM4 så kommer det inte finnas stöd för DDR5. Om de inte gjort dubbla minneskontroller som med AM3-processorerna. Men de har inte sagt något som ens antyder något sådant.

Förövrigt, innan vi ser sockel AM5 så lär B450 vara utdaterat. På AM5 kommer det nog bli annan sydbrygga.

Jo jag finner också det irriterande att man pratar om vad chipet är kompatibelt med fast det egentligen är processorn i dag som står för all tung I/O som minne och PCI-E bussar.

Zen är ju mer eller mindre en SoC.

Intel i dagsläget skulle jag påstå enbart använder styrkretsen för att medvetet segmentera marknaden och mjölka den, dom känade ganska grova pengar för 10 år sedan på det när jag läste deras årsredovisningar men numera redovisar dom inte sånt sepparat.
AMD lite mindre giriga då dom i viss mån tex har sata inbyggt i processorn.

Men i dag skulle man i princip kunna integrera allt i processorn och skrota styrkretsen, istället borde man ha en Co-processor för I/O ungefär som PCI bryggor tex.

Det finns inget som stoppar AMD från att göra en CPU som stödjer DDR5 och använder styrkretsen B350 MEN varför skulle dom då moderkortet omöjligen har DIMM platser för det tex.

Det är ju fullt möjligt att AMD kan tänkas stödja DDR4 och DDR5 med en framtida processor så dom som vill uppgradera och kan leva med en flaskhals på äldre moderkort kan göra detta och dom som vill köpa nya med DDR5 DIMMs kan göra detta istället.

AMD har ju stöt DDR2 och DDR3 samtidig tex.

Men som sagt i dag är styrkretsarna bara anslutna mot processorn med ett antal PCi-E bussar, ofta 4st och dessa går ofta under nåt annat namn, tex intel kallar dem för DMI.

Kollar man på intel med vad för processor som fungerar med vad för styrkrets, vad som aktiveras eller ej i processorn så är det ju helt artificiellt begränsat.
Moderkortstillverkare har ju tex låst upp överklockning tidigare, moddare har fixat så processorer fungerar på äldre styrkretsar som ej ska vara kompatibla.

Man kan tex köpa billiga LGA2011 moderkort från kina, dessa har inte X79 chipet utan ett moddat chip som egentligen är något budget chip från 6 serien tex.

Väldigt lite I/O går via styrkretsen som är annat än relaterat till USB, Disk, Minne och primära PCi-E b ussarna går ju alltid direkt via processorn.

Stör mig lite på att detta sällan tas upp i recensioner eller artiklar på olika sidor utan IT sidor verkar vara helt nöjda med att se på styrkretsar som om vi fortfarande hade en Front Side Bus (FSB) som på 90 talet.

Den dagen AMD dumpar styrkretsen så får intel göra det med och då blir moderkorten billigare, faktum är att moderkortstillverkarna lär nog inte gilla det heller då dom också vinner på segmenterigen styrkretsar skapar.

Styrkretsar borde vara optional helt och hållet för dom som kräver mer än basutbudet processorn levererar i dag.

SoC finns ju redan tex Intel Atom processorer, ARM kretsar i alla mobiler och liknande så varför inte på high end x86?

Gallerier: Modern Midi

Trädvy Permalänk
Medlem
Registrerad
Feb 2015
Skrivet av pa1983:

Jo jag finner också det irriterande att man pratar om vad chipet är kompatibelt med fast det egentligen är processorn i dag som står för all tung I/O som minne och PCI-E bussar.

Zen är ju mer eller mindre en SoC.

Intel i dagsläget skulle jag påstå enbart använder styrkretsen för att medvetet segmentera marknaden och mjölka den, dom känade ganska grova pengar för 10 år sedan på det när jag läste deras årsredovisningar men numera redovisar dom inte sånt sepparat.
AMD lite mindre giriga då dom i viss mån tex har sata inbyggt i processorn.

Men i dag skulle man i princip kunna integrera allt i processorn och skrota styrkretsen, istället borde man ha en Co-processor för I/O ungefär som PCI bryggor tex.

Det finns inget som stoppar AMD från att göra en CPU som stödjer DDR5 och använder styrkretsen B350 MEN varför skulle dom då moderkortet omöjligen har DIMM platser för det tex.

Det är ju fullt möjligt att AMD kan tänkas stödja DDR4 och DDR5 med en framtida processor så dom som vill uppgradera och kan leva med en flaskhals på äldre moderkort kan göra detta och dom som vill köpa nya med DDR5 DIMMs kan göra detta istället.

AMD har ju stöt DDR2 och DDR3 samtidig tex.

Men som sagt i dag är styrkretsarna bara anslutna mot processorn med ett antal PCi-E bussar, ofta 4st och dessa går ofta under nåt annat namn, tex intel kallar dem för DMI.

Kollar man på intel med vad för processor som fungerar med vad för styrkrets, vad som aktiveras eller ej i processorn så är det ju helt artificiellt begränsat.
Moderkortstillverkare har ju tex låst upp överklockning tidigare, moddare har fixat så processorer fungerar på äldre styrkretsar som ej ska vara kompatibla.

Man kan tex köpa billiga LGA2011 moderkort från kina, dessa har inte X79 chipet utan ett moddat chip som egentligen är något budget chip från 6 serien tex.

Väldigt lite I/O går via styrkretsen som är annat än relaterat till USB, Disk, Minne och primära PCi-E b ussarna går ju alltid direkt via processorn.

Stör mig lite på att detta sällan tas upp i recensioner eller artiklar på olika sidor utan IT sidor verkar vara helt nöjda med att se på styrkretsar som om vi fortfarande hade en Front Side Bus (FSB) som på 90 talet.

Den dagen AMD dumpar styrkretsen så får intel göra det med och då blir moderkorten billigare, faktum är att moderkortstillverkarna lär nog inte gilla det heller då dom också vinner på segmenterigen styrkretsar skapar.

Styrkretsar borde vara optional helt och hållet för dom som kräver mer än basutbudet processorn levererar i dag.

SoC finns ju redan tex Intel Atom processorer, ARM kretsar i alla mobiler och liknande så varför inte på high end x86?

Det finns ju redan SoC på både EPYC/Ryzen?

https://www.zdnet.com/article/amd-debuts-embedded-epyc-and-ry...

Core i7 2600K @ 4.3 Ghz / P8Z68-V LX / 8Gb Vengeance DDR3 / Sapphire Toxic R9 290 4Gb OC

Trädvy Permalänk
Chefredaktör
Jacob Hugosson
Plats
Gävle
Registrerad
Okt 2007
Skrivet av MrMasj:

@Jacob: Det är väldigt otroligt om TSMC knipt all 7nm, då AMD -> GloFo kontraktet säger förenklat att AMD ska köpa all kapacitet av GloFo i förstahand kan inte GloFo leverera eller att dom producerar utöver GloFos maxkapacitet får AMD beställa från andra leverantörer. Uppfylles inte detta måste AMD betala höga straffavgifter för varje producerat kisel. Tror det avtalet gäller till 2024 då det skall omförhandlas. Detta avtal har nämnts i ett flertal intervjuer med AMD och GloFo och det förhandlades om senast för 2 år sedan, kan försöka söka fram lite källor men inte ikväll

Absolut och vi har inte påstått att TSMC tagit all tillverkning på 7 nanometer, men i alla fall Ryzen (processorer) är möjligt. Jag är väl medveten om AMD:s Wafer Supply Agreement (WSA) med Globalfoundries, det går förenklat ut på att de sätter årliga mål på hur många kiselplattor (eng. wafers) AMD ska köpa. Det omförhandlades år 2016 och AMD har numera mycket större flexibilitet i att välja partnertillverkare, men de har fortfarande årliga kvoter att nå får att slippa straffavgifter.

Skrivet av wowsers:

Som @MrMasj sade får AMD producera på andra foundries när GloFo inte har kapacitet (kanske försprång också räknas som kapacitet?).

Mina tankar går så här: Epyc har haft mer än ett år på sig att bli validerat av diverse kunder och nu kan dessa kunder lita på ekosystemet mer än vad de har gjort tidigare, så GloFo måste antingen hålla kvar stor del av deras 14nm produktion för att mata validerade system eller så har företag redan satsat på att 7nm kommer funka finfint (vilket är möjligt med tanke på att systemen kommer träda i kraft någon gång nästa år).

Jag tror personligen att AMD kommer fabba Threadripper och Ryzen hos GloFo där marknaden (i mängden kisel) är mindre och med IBM involverat i designen (med många snygga processknep) kommer mest troligt att prestera bättre än TSMC. Sedan lär 7nm Ryzen med integrerad grafik också fabbas hos GloFo (Vega eller Navi, vem vet ).

Det är inte så lätt som att AMD bara byter fabrik och leverantör hur som helst när den ena inte kan leverera tillräckliga volymer. Att porta en design från Globalfoundries till TSMC eller vice-versa betyder mer eller mindre att designa om hela kretsen för den andra partens tillverkningsteknik, vilket inte bara kostar pengar utan är en tidsödande process. AMD har tidigare pratat om att en sådan process kan ta allt från 9 till 15 månader (det var på 28 nanometer, på 20 och nedåt kan det vara ännu längre ledtider) eller mer om de stöter på problem. Kostnadsmässigt är det i regionen cirka 100 miljoner dollar.

Utifrån hur AMD tillverkar sina processorer i serierna Ryzen (utan IGP), Ryzen Threadripper och Epyc, som alla baseras på exakt samma kisel, är det därför högst rimligt att en aktör tagit all tillverkning av trion. Det är så klart möjligt att AMD delat upp serierna mellan TSMC och Globalfoundries, men det är mindre sannolikt. Om nu inte bolaget har flera stora kunder för Epyc på kroken och kan rättfärdiga kostnaderna att porta en design och i praktiken underhålla ytterligare en helt annan krets vid sidan om konsumentvarianterna som i sådana fall skulle tillverkas hos Globalfoundries. Eller om de helt enkelt måste dela tillverkningen av Zen 2-processorer till två aktörer då varken Globalfoundries eller TSMC ensam kan leverera tillräckliga volymer.

Det enda vi vet helt säkert är att AMD kommer tillverkas hos både Globalfoundries och TSMC för 7 nanometer, men exakt vilka kretsar återstår att se. Utifrån hur AMD valt att producera sina kretsar idag står jag dock fast vid att ovannämnda och det vi skriver om i nyheten är mest troligt.

Skellefteå med omnejd – missa inte SweClockers Meet & Geek den 9 november! Kontaktas enklast via PM, nyhetstips skickas helst genom SweClockers kontaktformulär. Önskas svar i forumet citera mina inlägg eller pinga @Jacob. Finns även på Twitter.

"Science and technology have progressed to the point where what we build is only constrained by the limits of our own imaginations." – Justin R. Rattner

Trädvy Permalänk
Medlem
Plats
vimmerby
Registrerad
Feb 2005
Skrivet av pv2b:

Njä, jag vet inte om det är det "största" problemet med Epyc. Det är ett litet problem i ett specifikt scenario.

Visst, om man driver en liten virtualiseringsmiljö med några enstaka hostar i ett enda kluster så kan man inte kan mix-and-matcha tillverkare om man vill köra vmotion/live migration. (Detta är faktiskt en sits som jag själv sitter i på jobbet.) Om man dock har lite större skala spelar det ingen roll. Du har inte mer än ett dussin eller så maskiner i ett enda virtualiseringskluster. (VMware har en hård gräns på 64 maskiner/kluster.) Att ha homogena AMD-specifika kluster och Intel-specifika kluster utgör inget större problem i den verkligheten.

Det är också långt ifrån alla serverorienterade scenarion där live migration av virtuella maskiner ens är något man vill göra.

Nej, det är iofs sant, tog det nog mycket från min egen verklighet för jag jobbar med mycket kunder i den storleken som oftast ligger mellan 1-6 hosts.

Men känner väl ändå att det är ett problem även för större farmer i vissa scenarior när man har flera hallar mm. Bara det att ha "Olika i sig" är ju ett problem även om det kanske inte behöver bara det i praktiken.

Intel 8086k Delid@5.15,Kraken X62,Asus ROG STRIX Z370-I,32 GB GSKILL LED@CL14@3740,Evga 1080ti Black, 256gb 950 Pro, Intel P600 1TB, Ghost S1, Dell UP3218K,HP OMEN 35

Trädvy Permalänk
Medlem
Registrerad
Nov 2013
Skrivet av jacozz:

Fast... 16 kärnor med dual-channel RAM blir nog en rejäl flaskhals. Vi får se.

Med 16 kärnor så bör cacheminnet vara det dubbla mot nuvarande 8 kärnor, återhämtning vid en cache miss blir aningen längre.
Så ingen större flaskhals.

Skrivet av Esseboy:

DDR5 lär ju dyka upp under 2019-2020 så vem vet? 6400 MT/s lär ju räcka för 16 C 32 T

AMD ska behålla AM4 till minst 2020 och Sockel AM4 är lika med DDR4, så för DDR5 behövs AM5.

Edit: AMD har historiskt släppt kretsar med minneskontrollers som hanterar två efter varandra DDR standarder såsom Athlon 64 FX och nu senast Carrizo, för Athlon 64 FX så var Sockel 939 för DDR (1) och AM2 för DDR2. I en övergäng så fanns det några hybridbord med AM2 som hade både DDR och DDR2 slotts, däremot så kunde man inte blanda DDR och DDR3, det var antingen eller.
Carrizo körde DDR4 på embeded och DDR3 på laptop, till AM4 så släpte AMD senare Bristol Ridge. Är osäker på om Bristol Ridge fortfarande var samma soc som ursprungliga Carrizo.

Oavsett så kräver DDR5 en ny Sockel, troligen då AM5.

Skrivet av ClintBeastwood:

kommer b350/x370 fungera med DDR5?

Mest troligt JA!
CS har inget med ram minne att göra, det sköter ju Zen.
Mer rätt, kommer B350/X370 att fungera med Zen som kör mot DDR5.

Engineer who prefer thinking out of the box and isn't fishing likes, fishing likes is like fishing proudness for those without ;-)
If U don't like it, bite the dust :D

Trädvy Permalänk
Medlem
Registrerad
Nov 2013
Skrivet av Biermann:

Konstigt drag, var det inte AMD som startade globalfoundries?

JO...
Men det är ju sålt sen länge, däremot så har jag för mig att där var någon form av avtal om sammarbete som kanske nu har löpt ut nu.

Edit: Nuvarande WSA löper till 2020

Engineer who prefer thinking out of the box and isn't fishing likes, fishing likes is like fishing proudness for those without ;-)
If U don't like it, bite the dust :D

Trädvy Permalänk
Medlem
Registrerad
Jul 2015
Skrivet av Jacob:

--snip--

Det är inte så lätt som att AMD bara byter fabrik och leverantör hur som helst när den ena inte kan leverera tillräckliga volymer. Att porta en design från Globalfoundries till TSMC eller vice-versa betyder mer eller mindre att designa om hela kretsen för den andra partens tillverkningsteknik, vilket inte bara kostar pengar utan är en tidsödande process. AMD har tidigare pratat om att en sådan process kan ta allt från 9 till 15 månader (det var på 28 nanometer, på 20 och nedåt kan det vara ännu längre ledtider) eller mer om de stöter på problem. Kostnadsmässigt är det i regionen cirka 100 miljoner dollar.

Det jag menade är att GloFo och AMD har sett statistik på hur utbud och efterfråga ser ut, som du har skrivit måste det minst ha tagit 1-2 år planering för att få ihop allt.

Det som man också måste tänka på är att både TSMC och GloFo 7nm är så nära identiska de kan i termer om storlek och densitet (skiljer ungefär 1.78% på de tätaste elementen där GloFo vinner), så en krets behöver i teorin inte designas om helt, den behöver "bara" omvalideras på en ny process (vilket kostar mycket men är långt billigare är en helt ny design).

Citat:

Utifrån hur AMD tillverkar sina processorer i serierna Ryzen (utan IGP), Ryzen Threadripper och Epyc, som alla baseras på exakt samma kisel, är det därför högst rimligt att en aktör tagit all tillverkning av trion. Det är så klart möjligt att AMD delat upp serierna mellan TSMC och Globalfoundries, men det är mindre sannolikt. Om nu inte bolaget har flera stora kunder för Epyc på kroken och kan rättfärdiga kostnaderna att porta en design och i praktiken underhålla ytterligare en helt annan krets vid sidan om konsumentvarianterna som i sådana fall skulle tillverkas hos Globalfoundries. Eller om de helt enkelt måste dela tillverkningen av Zen 2-processorer till två aktörer då varken Globalfoundries eller TSMC ensam kan leverera tillräckliga volymer.

Det enda vi vet helt säkert är att AMD kommer tillverkas hos både Globalfoundries och TSMC för 7 nanometer, men exakt vilka kretsar återstår att se. Utifrån hur AMD valt att producera sina kretsar idag står jag dock fast vid att ovannämnda och det vi skriver om i nyheten är mest troligt.

Det finns också en potential att det ska finnas flera olika fysiska kretsar som en 12 kärnor och en 16 kärnor, i vilket fall de skulle kunna köra 16 kärnor på TSMC för Epyc monster och 12 kärnor på GloFo. Men som du säger kan vi (utan kontakter) inte säga bu eller bä.

"Oh glorious cheeseburger… we bow to thee. The secrets of the universe are between the buns..."
"All my farts come straight from hell, you're already dead if you notice a smell"

Trädvy Permalänk
Medlem
Registrerad
Nov 2013

@Jacob
@MrMasj
@wowsers

Tror att detta kan reda ut en del och även skapa nya frågetecken
EETimes, Malta Tour Shows GF Rising 20180702
Handlar om AMD, GF och TSMC

Engineer who prefer thinking out of the box and isn't fishing likes, fishing likes is like fishing proudness for those without ;-)
If U don't like it, bite the dust :D

Trädvy Permalänk
Chefredaktör
Jacob Hugosson
Plats
Gävle
Registrerad
Okt 2007
Skrivet av wowsers:

Det jag menade är att GloFo och AMD har sett statistik på hur utbud och efterfråga ser ut, som du har skrivit måste det minst ha tagit 1-2 år planering för att få ihop allt.

Det som man också måste tänka på är att både TSMC och GloFo 7nm är så nära identiska de kan i termer om storlek och densitet (skiljer ungefär 1.78% på de tätaste elementen där GloFo vinner), så en krets behöver i teorin inte designas om helt, den behöver "bara" omvalideras på en ny process (vilket kostar mycket men är långt billigare är en helt ny design).

Det finns också en potential att det ska finnas flera olika fysiska kretsar som en 12 kärnor och en 16 kärnor, i vilket fall de skulle kunna köra 16 kärnor på TSMC för Epyc monster och 12 kärnor på GloFo. Men som du säger kan vi (utan kontakter) inte säga bu eller bä.

Att de har liknande "storlek och densitet" betyder inte att de är nära identiska och behöver inte ens betyda att de liknar varandra. Olika foundries har sina egna designregler, med olika för- och nackdelar gentemot varandra, kunder som AMD måste förhålla sig till. Att hoppa över till en ny tillverkare med befintlig design, köra in den i bakugnen, hålla tummarna och validera kretsen finns inte. Undantaget jag kommer på är Samsungs 14-nanometersteknik som var/är praktiskt taget identisk Globalfoundries, men det var för att Globalfoundries licensierade tekniken av Samsung.

Teorin om två olika kretsar med 16 respektive 12 kärnor, en hos TSMC och en hos Globalfoundries, är intressant! Det skulle möjliggöra för AMD att släppa 64 kärnor (4x16) för servrar utan att ta ett alltför stort kliv på konsumentsidan. Det vore mer rimligt än att de tillverkar två kretsar med liknande konfiguration hos båda parter. Står dock kvar vid vad jag skrev tidigare, så får vi väl se.

Skellefteå med omnejd – missa inte SweClockers Meet & Geek den 9 november! Kontaktas enklast via PM, nyhetstips skickas helst genom SweClockers kontaktformulär. Önskas svar i forumet citera mina inlägg eller pinga @Jacob. Finns även på Twitter.

"Science and technology have progressed to the point where what we build is only constrained by the limits of our own imaginations." – Justin R. Rattner

Trädvy Permalänk
Medlem
Registrerad
Nov 2013

@Jacob
"GF made the size of its 7-nm pitches and SRAM cells similar to those of TSMC to let designers like AMD use both foundries. AMD “will have more demand than we have capacity, so I have no issues with that,” he said of AMD using the Taiwan foundry."

Källa: EETimes, EUV in Final Push into Fabs

Engineer who prefer thinking out of the box and isn't fishing likes, fishing likes is like fishing proudness for those without ;-)
If U don't like it, bite the dust :D

Trädvy Permalänk
Medlem
Plats
Stockholm
Registrerad
Jan 2006

Själv gissar jag att Epyc, Threadripper och Desktop Ryzen kommer att göras på TSMC då dessa antagligen även denna gång bygger på samma CCX:er. Det låter rimligt tycker jag. APU:erna och grafikkretsarna, eventuellt också semicustom-prylarna? på GloFo.

stavning

AMD Ryzen 1600x, MSI B350 Mortar Arctic, Corsair lpx 3200, Sapphire Vega64 LC, Mbpro 15 Retina.

Trädvy Permalänk
Medlem
Plats
Göteborg
Registrerad
Jan 2008
Skrivet av Dual-Tjur:

ok....ny race. Förr var det hz...Mhz...Ghz....Vad gissade ni under Pentium3 eran hur procesorerna skulle se ut 20 år senare?????

frågan....hur ser ut en 50-100€ och 1000€s processorer om 10 år?.....kärnor? kluster? annat? kvantdatorer? Tippa så får vi se och titta tillbaka på detta om 10 år

/rant on

Tja, jag gissade på att man skulle gå ifrån x86 som ISA för eller senare, men så kom ju x86-64 som löste en del problem, och kompilatorer har faktiskt förbättrats rätt märkbart på 20 år. X86 verkade då lite pantad på olika sätt (få register bl.a.) så CPUn får göra lite himpa-jimpa för att koda av den till nåt effektivt den faktiskt bör köra, men det anses väl vara billigt i dagens chip.

Sen dess så har ju CPU:erna fått en hel del extensions av olika de slag också (SIMD, AVE, AES etc.) så funktionaliteten har ändå utökats rätt så bra.

Trodde att morgondagens CPU:er skulle ha få cores och moderkorten många sockets, idag vet vi ju att det går att klämma in skitmånga cores i samma kapsling så det blir en annan avvägning.

Ja, och högre frekvens överlag, man tyckte att 1GHz-barriären var rätt grov men det går ju att skrämma upp även konsumentprodukter i över 5GHz så.

---

Personligen hoppas jag att det kommer att ske större saker med mjukvara än hårdvara framöver, det finns mycket prestanda att hämta där helt enkelt, klassiska CPU:er är väldigt bra idag redan. Men vem vet, kanske kommer bättre interconnects i framtiden så SMP blir ännu effektivare, smartare cachealgoritmer, högre säkerhet.

/rant off

|[●▪▪●]| i5-6600k@4,4GHz >-< GB-Z170X-GM3 >-< 16GB DDR4 >-< MSI GTX 1070 >-< BX100 250GB SSD>--
--< Be Quiet! Pure Rock >-< FD Define R4 >-< Seasonic F.+ 650W >-< Acer XF270HUA >-< AOC Q2778VQE |[●▪▪●]|

Trädvy Permalänk
Medlem
Registrerad
Okt 2001
Skrivet av TurboFreak68:

Jo jag skrev ju att Epyc i princip är en SoC, men på desktop sidan behövs ändå en minimal krets sisst jag kollade.

Oavsett så vore det på tiden att desktop och servers mm blev av med styrkretsen och all grundläggande I/O fins i processorns kisel.

Sedan kan man ju utan problem ha 4st PCI-E banor för att ansluta annat.

Det hade öppnat upp för vem som helst att göra en "styrkrets" som möter olika behov för att komplettera processorn I/O på moderkortet.

Gallerier: Modern Midi

Trädvy Permalänk
Chefredaktör
Jacob Hugosson
Plats
Gävle
Registrerad
Okt 2007
Skrivet av Bengt-Arne:

@Jacob
"GF made the size of its 7-nm pitches and SRAM cells similar to those of TSMC to let designers like AMD use both foundries. AMD “will have more demand than we have capacity, so I have no issues with that,” he said of AMD using the Taiwan foundry."

Källa: EETimes, EUV in Final Push into Fabs

Där fick jag för att upprepa en gammal sanning. Tack för länken!

Skellefteå med omnejd – missa inte SweClockers Meet & Geek den 9 november! Kontaktas enklast via PM, nyhetstips skickas helst genom SweClockers kontaktformulär. Önskas svar i forumet citera mina inlägg eller pinga @Jacob. Finns även på Twitter.

"Science and technology have progressed to the point where what we build is only constrained by the limits of our own imaginations." – Justin R. Rattner

Trädvy Permalänk
Hedersmedlem
Plats
Omnipresent
Registrerad
Okt 2004
Skrivet av ClintBeastwood:

kommer b350/x370 fungera med DDR5?

Eftersom de verkar vara pinkompatibla med DDR4 så är det nog inte omöjligt nej.
Sedan är det ju inte helt och hållet chipsettet det beror på då IMC sitter i CPU:n.
Så chipsetet funkar nog men du behöver ju ändå ett nytt moderkort.

Gud är Död! - Nietzsche
Nietzsche är Död! - Gud

Trädvy Permalänk
Hedersmedlem
Plats
Omnipresent
Registrerad
Okt 2004
Skrivet av Jacob:

Hej! Tog bort Anandtech som källa då uttalandet gjordes i samband med kvartalsrapporten och för att inte lägga ord i munnen på Anandtech. I övrigt förmedlar vi ingenting som konkret fakta utan att det är möjligt att TSMC knipit hela tillverkningen av Zen 2 på 7 nanometer. Eller åtminstone för nästa Ryzen (Matisse, utan integrerad grafik), Ryzen Threadripper (Castle Peak) och Epyc (Rome), vilket vore logiskt med tanke på hur AMD bygger upp de processorserierna idag (från en och samma krets).

Återstår gör dock Ryzen med integrerad grafik (Picasso, som efterträder Raven Ridge) och inte minst bolagets kommande grafikkretsar (Navi?), vilka rimligen tillverkas hos Globalfoundries om ovannämnda gäller. Här spekulerar jag dock vilt.

Låter som det är rena saltskoporna där.....

Gud är Död! - Nietzsche
Nietzsche är Död! - Gud

Trädvy Permalänk
Datavetare
Plats
Stockholm
Registrerad
Jun 2011
Skrivet av Bengt-Arne:

@Jacob
"GF made the size of its 7-nm pitches and SRAM cells similar to those of TSMC to let designers like AMD use both foundries. AMD “will have more demand than we have capacity, so I have no issues with that,” he said of AMD using the Taiwan foundry."

Källa: EETimes, EUV in Final Push into Fabs

Vet inte hur mycket det påverkar, men tekniken för metallagren (BEOL) måste skilja sig mellan GF och TSMC. GF kör med SADP (Self Aligned Double Patterning) där medan TSMC använder SAQP (Self Aligned Quad Patterning) om det jag läst stämmer.

Möjligen påverkar det inte jättemycket, Samsung ville inte använda sig av SAQP så de skulle initialt köra med EUVL för att slippa det. Som vanligt stötte man på problem med EUVL, så man kör initialt vad man kallar 8 nm

"Samsung will use EUVL for their 7nm node and thus will be the first to introduce this new technology after more than a decade of development. On May 24 2017, Samsung released a press release of their updated roadmap. Due to delays in the introduction of EUVL, Samsung will introduce a new process called 8nm LPP, to bridge the gap between 10nm and 7nm. The process will be manufactured without the use of EUVL and will feature a slightly relaxed transistor size. "

TSMC verkar vilja komma ifrån sin SAQP BEOL, de ska också gå till EUVL i vad de kallar 7 nm+.

Så alla 4 kretstillverkarna har rätt likvärdig storlek på "front-end-of-line" (FOEL, om man räknar in Intels 10 nm och de andras 7 nm). Men de skiljer sig rätt mycket i BEOL. Som jag förstått Intels problem är de just BEOL där man krympt mer än någon av de andra och därför tvingats till att använda kobolt i stället för koppar samt man kör i grunden SAQP men vissa delar är ända upp till hexa-patterning för att kunna dra full nytta av kobolt ledningar (och där är huvudproblemet, hexa-pattering är extremt svårt att få vettigt utbyte på).

TL;DR kan för lite om kretstillverkning för att säga om snarlik FEOL är tillräckligt för att det ska gå att flytta mellan processer. Men är definitivt hyfsad skillnad mellan GF och TSMC BEOL, TSMCs är klart mer avancerad.

Care About Your Craft: Why spend your life developing software unless you care about doing it well? - The Pragmatic Programmer

Trädvy Permalänk
Medlem
Registrerad
Jul 2015
Skrivet av Yoshman:

Vet inte hur mycket det påverkar, men tekniken för metallagren (BEOL) måste skilja sig mellan GF och TSMC. GF kör med SADP (Self Aligned Double Patterning) där medan TSMC använder SAQP (Self Aligned Quad Patterning) om det jag läst stämmer.

Möjligen påverkar det inte jättemycket, Samsung ville inte använda sig av SAQP så de skulle initialt köra med EUVL för att slippa det. Som vanligt stötte man på problem med EUVL, så man kör initialt vad man kallar 8 nm

"Samsung will use EUVL for their 7nm node and thus will be the first to introduce this new technology after more than a decade of development. On May 24 2017, Samsung released a press release of their updated roadmap. Due to delays in the introduction of EUVL, Samsung will introduce a new process called 8nm LPP, to bridge the gap between 10nm and 7nm. The process will be manufactured without the use of EUVL and will feature a slightly relaxed transistor size. "

TSMC verkar vilja komma ifrån sin SAQP BEOL, de ska också gå till EUVL i vad de kallar 7 nm+.

Så alla 4 kretstillverkarna har rätt likvärdig storlek på "front-end-of-line" (FOEL, om man räknar in Intels 10 nm och de andras 7 nm). Men de skiljer sig rätt mycket i BEOL. Som jag förstått Intels problem är de just BEOL där man krympt mer än någon av de andra och därför tvingats till att använda kobolt i stället för koppar samt man kör i grunden SAQP men vissa delar är ända upp till hexa-patterning för att kunna dra full nytta av kobolt ledningar (och där är huvudproblemet, hexa-pattering är extremt svårt att få vettigt utbyte på).

TL;DR kan för lite om kretstillverkning för att säga om snarlik FEOL är tillräckligt för att det ska gå att flytta mellan processer. Men är definitivt hyfsad skillnad mellan GF och TSMC BEOL, TSMCs är klart mer avancerad.

Det skiljer ingenting i några BEOL mått mellan TSMC och GF vad jag vet, jag har själv inte hört något om att TSMC ska köra SAQP på BEOL (vilket inte heller är logiskt då det kostar mer när man kan utföra samma jobb med SADP för 40nm)

För 7nm använder GF bl.a. en stark 1ns laserpuls på M0-M3 lagren för att glödga kopparen vilket i sin tur skapar större kopparkristaller (mindre övergångar mellan kristaller/korn) och där med minskar motståndet med ca 35% för de minsta kopparbanorna:

(a: före laserglödga, b: efter laserglödga)

Med teknologi som denna kommer fördelarna med koboltbanor inte att vara relevanta förens MMP (36-40nm för tillfället) har minskat ett okänt antal noder (för att inte tala om hur mycket billigare det är än 100% kobolt banor).

Ett ställe där kobolt kommer prestera bättre än koppar oavsett är som byte från wolfram som kontakter/vias till transistorer och M0-M3 lagren, här är kobolt bättre på att ge jämna och tunna ifyllnader jämte wolfram (vilket ökar procentmängden koppar i banorna) plus att elektronmigrationen (pga. skarpa svängar?) är mycket mindre än wolfram och koppar vilket är viktigt för de minsta lagren. Jag har inte hittat något om att TSMC ska använda kobolt till någonting i deras första 7nm process, men de har varit ganska tysta om sin process i allmänhet jämfört med GF/IBM.

(lagret som är orange är där kobolt ger störst boost i prestanda för 7nm)

Hur som helst är det spännande att se hur teknologierna för 7nm och framåt utvecklas

"Oh glorious cheeseburger… we bow to thee. The secrets of the universe are between the buns..."
"All my farts come straight from hell, you're already dead if you notice a smell"

Trädvy Permalänk
Datavetare
Plats
Stockholm
Registrerad
Jun 2011
Skrivet av wowsers:

Det skiljer ingenting i några BEOL mått mellan TSMC och GF vad jag vet, jag har själv inte hört något om att TSMC ska köra SAQP på BEOL (vilket inte heller är logiskt då det kostar mer när man kan utföra samma jobb med SADP för 40nm)

För 7nm använder GF bl.a. en stark 1ns laserpuls på M0-M3 lagren för att glödga kopparen vilket i sin tur skapar större kopparkristaller (mindre övergångar mellan kristaller/korn) och där med minskar motståndet med ca 35% för de minsta kopparbanorna:
https://static.electronicsweekly.com/wp-content/uploads/2018/07/02163916/VLSI-symposium-Glofo-ns-laser-anneal-567.jpg
(a: före laserglödga, b: efter laserglödga)

Med teknologi som denna kommer fördelarna med koboltbanor inte att vara relevanta förens MMP (36-40nm för tillfället) har minskat ett okänt antal noder (för att inte tala om hur mycket billigare det är än 100% kobolt banor).

Ett ställe där kobolt kommer prestera bättre än koppar oavsett är som byte från wolfram som kontakter/vias till transistorer och M0-M3 lagren, här är kobolt bättre på att ge jämna och tunna ifyllnader jämte wolfram (vilket ökar procentmängden koppar i banorna) plus att elektronmigrationen (pga. skarpa svängar?) är mycket mindre än wolfram och koppar vilket är viktigt för de minsta lagren. Jag har inte hittat något om att TSMC ska använda kobolt till någonting i deras första 7nm process, men de har varit ganska tysta om sin process i allmänhet jämfört med GF/IBM.
https://semiengineering.com/wp-content/uploads/2017/06/fig2beol.png
(lagret som är orange är där kobolt ger störst boost i prestanda för 7nm)

Hur som helst är det spännande att se hur teknologierna för 7nm och framåt utvecklas

Tackar för ett riktigt intressant svar!

Du råkar inte ha länken till GF "paper"? Hittar bara detta som bara innehåller denna konkreta information

"The result is a 35% reduction in resistance, giving a 15% improvement in RC delays and a gain in on-current (IDsat) of 2–5%. In addition, breakdown voltage and copper reliability were enhanced. However, the company said the process, while useful for the most critical metal levels, may not be economical for all levels"

Så 35 % lägre motstånd. Grejen är att detta säger i klartext att resistansen ökar vid de M0/M1 storlekar nu gäller snabbare än linjärt med minskad linjebredd då resistansen är en funktion av ledningens bredd.

Minskning från 64 nm (MMP 14 nm) till 40 nm (MMP 7 nm) och antagandet perfekt skalning på alla sätt vilket garanterat är en överförenkling ger en resistansökning på 60 % * 0.65 (35 % lägre motstånd p.g.a ovan) = 1,05. Ser ändå ut som de kan hålla ungefär samma resistans då.

Har som sagt rätt minimala kunskaper kring kretstillverkning, men hittade lite föreläsningsmaterial på vettig nivå och tydligen så spelar RC produkten för M0/M1 rätt stor roll för vilken klockfrekvens man kan nå på dagens kretsar. När man minskar MMP ökar kapacitansen, så att man kan hålla resistansen konstant kompenserar i så fall inte riktigt fullt ut (men finns självklart massor med andra parameters, fick ändå intrycket att just RC-produkten hos M0/M1 är rätt viktigt).

Som jämförelse minskar Intel MMP på 52 nm (14 nm) till 36 nm (10 nm), samma överslag ger 50 % högre resistans. Vidare hävdar man att koboltledningar ger halva resistansen vid 36 nm MMP. Så nettoeffekten här är att man lyckas minska resistansen till 75 % av vad den är på 14 nm, å andra sidan lär kapacitansen öka något mer då en av fördelarna med kobolt är att det tillåter tunnare isoleringslager mellan ledningar (vilket tillåter att ledningen är en större andel av bredden, vilket är en stor förklaring till den lägre resistansen).

Edit: Detta är specifikt vad jag läste för Intels del
"It’s worth noting that cobalt isn’t used for everything. It’s only used for the first two metal layers (i.e., M0 and M1) where you have your local interconnect that have very narrow pitches (e.g., 36nm) and where cobalt does benefit them. Intel claims this provides a 2x reduction in via resistance as well as 5-10x improvement in electromigration in those layers."

Hittade också detta uttalande på SemiWikis forum:

"There was comment about how going 10% below 40nm shouldn't be a cliff but that is exactly what it is. SADP can do 40nm, at 39nm you are looking at SAQP (optical) or EUV, 40nm is literally a lithography cliff in cost and difficulty."

Så verkar helt rimligt det du skriver ovan att även TSMC kör med SADP då de verkar ha en 40 nm MMP. Det jag läste tidigare lär ha varit ute och cyklat då, endera blandat ihop det med Intel som kör SAQP i M0/M1 då deras MMP är 36 nm alt. så är var det bara ett typo (alla kör ju SAQP i FEOL, så väldigt lätt att skriva fel på dessa förkortningar...).

Då MMP historiskt är en de värden noder definierades tidigare kan man ju göra lite jämförelser här. Om vi säger att Intels 14 nm är referens (52 nm MMP) blir då

  • TSMC/GF 7 nm borde då heta 11 nm

  • Intel 10 nm borde då heta 10 nm (de har "rätt" skalning från 14 nm, att man gick under 40 nm MMP verkar dock blivit deras stora huvudvärk!!!)

Det skrivet, även Intels 14 nm är helt fel namngiven (ska vara större siffra) om man använder de ursprungliga namngivningsreglerna.

Care About Your Craft: Why spend your life developing software unless you care about doing it well? - The Pragmatic Programmer

Trädvy Permalänk
Medlem
Registrerad
Jul 2015

@Yoshman Bra inlägg, det mesta ser bra ut

Skrivet av Yoshman:

Tackar för ett riktigt intressant svar!

Du råkar inte ha länken till GF "paper"? Hittar bara detta som bara innehåller denna konkreta information

"The result is a 35% reduction in resistance, giving a 15% improvement in RC delays and a gain in on-current (IDsat) of 2–5%. In addition, breakdown voltage and copper reliability were enhanced. However, the company said the process, while useful for the most critical metal levels, may not be economical for all levels"

Så 35 % lägre motstånd. Grejen är att detta säger i klartext att resistansen ökar vid de M0/M1 storlekar nu gäller snabbare än linjärt med minskad linjebredd då resistansen är en funktion av ledningens bredd.
https://fuse.wikichip.org/wp-content/uploads/2017/12/iedm-2017-intel-10-copper-wire-shrink.png
Minskning från 64 nm (MMP 14 nm) till 40 nm (MMP 7 nm) och antagandet perfekt skalning på alla sätt vilket garanterat är en överförenkling ger en resistansökning på 60 % * 0.65 (35 % lägre motstånd p.g.a ovan) = 1,05. Ser ändå ut som de kan hålla ungefär samma resistans då.

Har som sagt rätt minimala kunskaper kring kretstillverkning, men hittade lite föreläsningsmaterial på vettig nivå och tydligen så spelar RC produkten för M0/M1 rätt stor roll för vilken klockfrekvens man kan nå på dagens kretsar. När man minskar MMP ökar kapacitansen, så att man kan hålla resistansen konstant kompenserar i så fall inte riktigt fullt ut (men finns självklart massor med andra parameters, fick ändå intrycket att just RC-produkten hos M0/M1 är rätt viktigt).

Som jämförelse minskar Intel MMP på 52 nm (14 nm) till 36 nm (10 nm), samma överslag ger 50 % högre resistans. Vidare hävdar man att koboltledningar ger halva resistansen vid 36 nm MMP. Så nettoeffekten här är att man lyckas minska resistansen till 75 % av vad den är på 14 nm, å andra sidan lär kapacitansen öka något mer då en av fördelarna med kobolt är att det tillåter tunnare isoleringslager mellan ledningar (vilket tillåter att ledningen är en större andel av bredden, vilket är en stor förklaring till den lägre resistansen).

Edit: Detta är specifikt vad jag läste för Intels del
"It’s worth noting that cobalt isn’t used for everything. It’s only used for the first two metal layers (i.e., M0 and M1) where you have your local interconnect that have very narrow pitches (e.g., 36nm) and where cobalt does benefit them. Intel claims this provides a 2x reduction in via resistance as well as 5-10x improvement in electromigration in those layers."

Hittade också detta uttalande på SemiWikis forum:

"There was comment about how going 10% below 40nm shouldn't be a cliff but that is exactly what it is. SADP can do 40nm, at 39nm you are looking at SAQP (optical) or EUV, 40nm is literally a lithography cliff in cost and difficulty."

Så verkar helt rimligt det du skriver ovan att även TSMC kör med SADP då de verkar ha en 40 nm MMP. Det jag läste tidigare lär ha varit ute och cyklat då, endera blandat ihop det med Intel som kör SAQP i M0/M1 då deras MMP är 36 nm alt. så är var det bara ett typo (alla kör ju SAQP i FEOL, så väldigt lätt att skriva fel på dessa förkortningar...).

Då MMP historiskt är en de värden noder definierades tidigare kan man ju göra lite jämförelser här. Om vi säger att Intels 14 nm är referens (52 nm MMP) blir då

  • TSMC/GF 7 nm borde då heta 11 nm

  • Intel 10 nm borde då heta 10 nm (de har "rätt" skalning från 14 nm, att man gick under 40 nm MMP verkar dock blivit deras stora huvudvärk!!!)

Det skrivet, även Intels 14 nm är helt fel namngiven (ska vara större siffra) om man använder de ursprungliga namngivningsreglerna.

Det som är fördelen med glödgat koppar är att förlänga skalan där koppar beter sig som ett "bulk" material istället för att bara låta diffusion ta över då kobolt definitivt är bättre. Det som dock är intressant är inte hur bra banorna är jämtemot tidigare noder, utan hur bra de är mot andra likvärdiga noder. Om man tar länken du nämde så skriver OP:

"Regardless of the choice of replacement, Intel's switch from copper seems premature at best. Advances in copper deposition techniques allow to achieve resistivity as low as 3-4 µOhm·cm for <30nm CD -- that's lower than bulk resistivity of cobalt (6-6.5 µOhm·cm), and Intel's competitors are probably well aware of that."

Om man kollar på denna sida får man lite info om hur många procent koppar som går in i olika storlekar (förenklat för denna nod: 36 MMP = 18 Half Pitch = ca 50% koppar i vias/kontakter och 66% i banor). Så med hjälp av avancerad kopparteknik plus att få ner tjockleken på liners så leder koppar fortfarande mer ström än kobolt i de raka banorna, men att använda kobolt istället för wolfram i liners och kontakter (och små vias) är ett helt självklart steg då resistansen bör vara plus minus några procent. När vi når 7nm intel/5nm foundries kommer valet mellan koppar och kobolt för banorna i stort sett vara på ett ut, där det kan löna sig att ligga före med kobolt till nästa nod där rutherium/kobolt är helt nödvändigt. Intels påstående om "2X bättre med kobolt" är specifikt för kontakter/vias där t.ex. GF redan har hoppat på samma tåg, och "5-10x mindre diffusion" säger tyvärr inte allt för mycket, först måste man veta hur många procent av resistansen beror på diffusion innan man kan säga om det är en fördel, "5-10x" är klar marknadsföring för att det ska se bra ut (t.ex. 10x bättre än 3% kommer vara 0.3%, vilket fortfarande är en liten del). Jag får ta och leta efter konkreta nummer att gå efter.

"Oh glorious cheeseburger… we bow to thee. The secrets of the universe are between the buns..."
"All my farts come straight from hell, you're already dead if you notice a smell"

Trädvy Permalänk
Datavetare
Plats
Stockholm
Registrerad
Jun 2011
Skrivet av wowsers:

@Yoshman Bra inlägg, det mesta ser bra ut

Det som är fördelen med glödgat koppar är att förlänga skalan där koppar beter sig som ett "bulk" material istället för att bara låta diffusion ta över då kobolt definitivt är bättre. Det som dock är intressant är inte hur bra banorna är jämtemot tidigare noder, utan hur bra de är mot andra likvärdiga noder. Om man tar länken du nämde så skriver OP:

"Regardless of the choice of replacement, Intel's switch from copper seems premature at best. Advances in copper deposition techniques allow to achieve resistivity as low as 3-4 µOhm·cm for <30nm CD -- that's lower than bulk resistivity of cobalt (6-6.5 µOhm·cm), and Intel's competitors are probably well aware of that."

Om man kollar på denna sida får man lite info om hur många procent koppar som går in i olika storlekar (förenklat för denna nod: 36 MMP = 18 Half Pitch = ca 50% koppar i vias/kontakter och 66% i banor). Så med hjälp av avancerad kopparteknik plus att få ner tjockleken på liners så leder koppar fortfarande mer ström än kobolt i de raka banorna, men att använda kobolt istället för wolfram i liners och kontakter (och små vias) är ett helt självklart steg då resistansen bör vara plus minus några procent. När vi når 7nm intel/5nm foundries kommer valet mellan koppar och kobolt för banorna i stort sett vara på ett ut, där det kan löna sig att ligga före med kobolt till nästa nod där rutherium/kobolt är helt nödvändigt. Intels påstående om "2X bättre med kobolt" är specifikt för kontakter/vias där t.ex. GF redan har hoppat på samma tåg, och "5-10x mindre diffusion" säger tyvärr inte allt för mycket, först måste man veta hur många procent av resistansen beror på diffusion innan man kan säga om det är en fördel, "5-10x" är klar marknadsföring för att det ska se bra ut (t.ex. 10x bättre än 3% kommer vara 0.3%, vilket fortfarande är en liten del). Jag får ta och leta efter konkreta nummer att gå efter.

Vi lär knappast hitta något konkret kring detta, vilket även gäller de som diskuterar på semiwiki.

Den delen jag överhuvudtaget inte har en susning om är hur mycket effekter på atomär nivå påverkar vid dessa storlekar. Min beräkning ovan ignorerade ju dels att bredden på metallen ökar snabbare än MMP (då det påpekas att tjockleken på isolationslagret är rätt konstant).

Men framförallt ignorerar den totalt effekten från detta:

"This isn’t the only issue affecting the wire scaling. The mean free path is the average distance the electron travels between collisions. Since the mean free path λ for copper is almost 40nm, then as the copper interconnect approach λ or 40nm, the copper electrons will begin to scatter far more often from the various surfaces and grain boundaries because they are so area-constrained. This excess scattering increases the resistivity of copper."

Det nämns ju också i diskussionen att hur stor påverkan sådan får beror ju på vilken typ av kretsar man siktar på att tillverka. Det spekuleras ju i att om Intel primärt optimerar för kretsar med väldigt hög frekvens och höga strömmar så blir får man fördelar av kobolt tidigare än om man primärt optimerar för kretsar för mobila enheter.

Kikar man på TSMCs klart största kunder är det inte så svårt att tänka sig vad deras prioriteringar ligger. Omvänt så betyder "mobila kretsar" som lägst laptops CPUer för Intel, de må dra lite ström för att vara PC-kretsar men är ändå rätt rejält törstigt jämfört med kretsarna i smarta mobiler (framförallt när man tar hänsyn till peak-effekt).

Så är ju fullt möjligt att det är x2 fördel för Intel i det man prioriterar medan det inte alls är en poäng för GF och TSMC.

Care About Your Craft: Why spend your life developing software unless you care about doing it well? - The Pragmatic Programmer

Trädvy Permalänk
Medlem
Registrerad
Nov 2013
Skrivet av Yoshman:

Vet inte hur mycket det påverkar, men tekniken för metallagren (BEOL) måste skilja sig mellan GF och TSMC. GF kör med SADP (Self Aligned Double Patterning) där medan TSMC använder SAQP (Self Aligned Quad Patterning) om det jag läst stämmer.

Möjligen påverkar det inte jättemycket, Samsung ville inte använda sig av SAQP så de skulle initialt köra med EUVL för att slippa det. Som vanligt stötte man på problem med EUVL, så man kör initialt vad man kallar 8 nm

"Samsung will use EUVL for their 7nm node and thus will be the first to introduce this new technology after more than a decade of development. On May 24 2017, Samsung released a press release of their updated roadmap. Due to delays in the introduction of EUVL, Samsung will introduce a new process called 8nm LPP, to bridge the gap between 10nm and 7nm. The process will be manufactured without the use of EUVL and will feature a slightly relaxed transistor size. "

TSMC verkar vilja komma ifrån sin SAQP BEOL, de ska också gå till EUVL i vad de kallar 7 nm+.

Så alla 4 kretstillverkarna har rätt likvärdig storlek på "front-end-of-line" (FOEL, om man räknar in Intels 10 nm och de andras 7 nm). Men de skiljer sig rätt mycket i BEOL. Som jag förstått Intels problem är de just BEOL där man krympt mer än någon av de andra och därför tvingats till att använda kobolt i stället för koppar samt man kör i grunden SAQP men vissa delar är ända upp till hexa-patterning för att kunna dra full nytta av kobolt ledningar (och där är huvudproblemet, hexa-pattering är extremt svårt att få vettigt utbyte på).

TL;DR kan för lite om kretstillverkning för att säga om snarlik FEOL är tillräckligt för att det ska gå att flytta mellan processer. Men är definitivt hyfsad skillnad mellan GF och TSMC BEOL, TSMCs är klart mer avancerad.

Self Aligned Double Patterning och Self Aligned Quad Patterning är den litografiska processen, visst kan det kanske ha en påverkan på den slutliga kretsen.

Det är däremot endast två olika vägar att nå i princip samma mål, som inom mekanisk industri att välja laserskärning eller vattenskärning av en plåt. Olika metoder med samma slutresultat/produkt.

Engineer who prefer thinking out of the box and isn't fishing likes, fishing likes is like fishing proudness for those without ;-)
If U don't like it, bite the dust :D

Trädvy Permalänk
Medlem
Registrerad
Nov 2013
Skrivet av Jacob:

Där fick jag för att upprepa en gammal sanning. Tack för länken!

@Jacob

Du är inte ensam
Jag var på samma linje tills jag läste på EETimes.

Engineer who prefer thinking out of the box and isn't fishing likes, fishing likes is like fishing proudness for those without ;-)
If U don't like it, bite the dust :D

Trädvy Permalänk
Datavetare
Plats
Stockholm
Registrerad
Jun 2011
Skrivet av Bengt-Arne:

Self Aligned Double Patterning och Self Aligned Quad Patterning är den litografiska processen, visst kan det kanske ha en påverkan på den slutliga kretsen.

Det är däremot endast två olika vägar att nå i princip samma mål, som inom mekanisk industri att välja laserskärning eller vattenskärning av en plåt. Olika metoder med samma slutresultat/produkt.

Är väl inte helt sant att det två sätt sak att nå samma sak? SAQP kan användas för <40 nm MMP, SADP kan inte det.

Så ett sätt att se på det: båda löser samma grundläggande problem, men SADP är finessmässigt endast en delmängd av SAQP (allt man kan göra med den förra kan göras med den senare, men inte tvärt om). Är dock rätt korkat att använda sig av SAQP om man inte måste då det är en mer komplicerad process.

Care About Your Craft: Why spend your life developing software unless you care about doing it well? - The Pragmatic Programmer

Trädvy Permalänk
Medlem
Registrerad
Nov 2013
Skrivet av Yoshman:

Är väl inte helt sant att det två sätt sak att nå samma sak? SAQP kan användas för <40 nm MMP, SADP kan inte det.

Så ett sätt att se på det: båda löser samma grundläggande problem, men SADP är finessmässigt endast en delmängd av SAQP (allt man kan göra med den förra kan göras med den senare, men inte tvärt om). Är dock rätt korkat att använda sig av SAQP om man inte måste då det är en mer komplicerad process.

Ändå så har det ingen större betydelse då både TSMC och GF använder båda
På gatenivå användes SAQP
Sen på metallalger SADP

Edit: Kanske inte korkat men väl dyrare att använda SAQP om det inte behövs, kostnaden är väll runt 50% högre och tar väll något längre tid i anspråk = Drar ner på produktionstakt.

Engineer who prefer thinking out of the box and isn't fishing likes, fishing likes is like fishing proudness for those without ;-)
If U don't like it, bite the dust :D

Trädvy Permalänk
Medlem
Registrerad
Jul 2015
Skrivet av Bengt-Arne:

Ändå så har det ingen större betydelse då både TSMC och GF använder båda
På gatenivå användes SAQP
Sen på metallalger SADP

Edit: Kanske inte korkat men väl dyrare att använda SAQP om det inte behövs, kostnaden är väll runt 50% högre och tar väll något längre tid i anspråk = Drar ner på produktionstakt.

SAQP behövs för Intels 36nm MMP, fördelen med en mindre MMP kan vara att det blir enklare att koppla ihop transistorer med metallagren.

Jag tror efter lite grävande att Intels val av 36nm MMP (och där med SAQP) är för att enklare matcha deras andra mått (gate pitch, cell height mm) och på så sätt förenkla MOL (övergångslagret mellan FEOL och BEOL).

@Yoshman Jag hittade en intressant artikel här.

Citat:

“Cobalt’s properties provide the required excellent electromigration resistance for high-performance designs,” Yeoh said in a paper at IITC. “At the short range routing distances typical of M0 and M1, the intrinsic resistance penalty of cobalt (versus copper) is negligible, especially when the true copper volume at sub-40nm pitches is considered.”

There are some drawbacks, however. Overall, cobalt suffers approximately a 1.7X line resistance penalty compared to copper, for the metal pitch in question, he said. “It is not as good as copper. We haven’t hit the crossover.”

Vad detta betyder i ett nötskal är att även om motståndet är mycket högre så är det nästan ingen skillnad i induktansen vilket också är oerhört viktigt att hålla lågt för att en krets ska gå snabbt. En annan fördel som jag inte tänkte på tidigare är att yields med kobolt borde vara högre då antalet processteg och yielden på dessa går ner (Intel har dock bortkompenserat detta med femdubbel och sexdubbel mönstring på okända delar).

Jag kommer inte ihåg (och kan inte hitta) vars jag läste detta men enligt någon så är det största misstaget Intel gjorde var att hoppa för snabbt på många olika nya teknologier i hopp om att hamna framför alla andra, mest utstående är M0-M1 kobolt, COAG och enskild dummy gate istället för dubbel. Vad detta har gjort är att alla andra fabs har klarat av en "vanlig" minskning som är nog svårt medans Intel ska ha haft svåra problem med att över huvud taget få alla nya teknologier att fungera ihop, istället för att lägga upp en iterativ plan typ där 10nm har en ny grej som lättare kan fixas, sedan vid 10nm++ lägger man in en ny teknik osv. Ta dock detta med mängder salt då jag inte ens kommer ihåg vars jag läste det.

"Oh glorious cheeseburger… we bow to thee. The secrets of the universe are between the buns..."
"All my farts come straight from hell, you're already dead if you notice a smell"