AMD Ryzen 3000 "Matisse" – samlingstråd

Jag skrev inte "om en månad" heller, jag skrev "om någon månad".

Troligtvis finns den i handeln juni-aug.

Det är ju det mest troliga, blir att invänta några månader så kommer förhoppningsvis fler tester ut. Ska bli skönt att kasta ut gamla 2500k.

Skickades från m.sweclockers.com

Den har verkligen hängt med i bra många år nu, har egentligen inte kastat in handduken än. Men den börjar throttla och trilskas lite

Skickades från m.sweclockers.com

@Enigma: Ryktas om 32 MB L3 cache, bl.a. i adoredtv.

Annan analys (minns inte källa) säger att det kan vara dessutom så att I/O die can ha en slags L4 cache och/eller en slags "synkad buffer cache" för chiplet die to die kommunikation, vilket läses enbart som read only.
T.ex. att kärnor från den ena chiplet die (CCX0 & CCX1) ska kunna läsa av minnet från den andra chiplet die (CCX2 & CCX3) L3 cache snabbare genom att istället hämta från I/O "buffer cache" delen (dock som read only?).
Att istället för att gå "DIE1 --> I/O --> DIE2" så går den "DIE --> I/O" vilket skulle minska latenser för läsning mellan die:sen.

För övrigt ser att CLWB instruktionen har lagts till Zen2, har försökt läsa till mig detta men förstår inte helt riktigt.
Skulle denna instruktion öka prestandan för en eventuell I/O cache sync design på zen2?

Vad jag har förstått är att denna CLWB instruktion kan hjälpa till att hålla cache i olika nivåer i synk med varandra, att den skriver till minnet (högre L-nivå?) vid ändring utan att flush:a den i cache (har för mig att idag behövs 2st instruktioner för att uppnå detta på dagens Zen? Intel har haft detta nu sedan skylake tror jag).
För mig låter det som att behålla data i L3 trots att den finns eller skrivs ut till L4 och samtidigt hålla dem synkade med varandra.

Om jag har förstått rätt för Zen så är det idag att en del av L3 redan är en slags spegling/buffert av vardera kärnors L2 i samma CCX, att L3 agerar som en slags crossbar mellan CCX klustrens kärnors L2. Helt enkelt att varje kärna behåller sin data i L2 trots att den finns i L3 och nu eventuellt även i L4 som läggs på I/O.

Kanske något för @Yoshman att förklara? (ursäkta min okunskap)
https://en.wikichip.org/wiki/amd/microarchitectures/zen_2

Undrar om det dessutom kommer designändringar till Zen2 L3 cache som även speglar eller kanske buffrar den andra CCX klustrets L3 som ligger på samma die nu när den ryktas bli dubbelt så stort och får plats för detta? (Har inte hört/läst om att ena CCX L3 cache:ar den andra CCX L3 eller dess kärnors L2 som ligger på samma die).
Då skulle latensen minska när kärnor kommunicerar mellan olika CCX som är även inom samma die. Typ som en slags "L3 och L4 cache i ett" illa beskrivet
Skulle kalla detta för infinity cache

Jag tror att vi kommer se större cache i chipletsen samt en arkitektur och funktioner med dessa chiplets och I/O die:e som kommer minskar latenser.

Vad jag inte hart hört överhuvudtaget är om interposer:n är förtfarande passiv eller aktiv. Intels presenterade på sin architecture day på en slide där de kommer köra active interposer med sina framtida chiplets, men det är längre fram i tiden antar jag.

Det kommer krävas BIOS-uppdatering även till 400-serien, så att bara "släppa ner CPU och köra" kommer inte gå.

Ja. Jah har för mig att AMD röt ifrån även vad gäller VRM så kapaciteten och kylningen har överlag blivit bättre på 400-serien, även om det såklart finns dåliga produkter även där.

Angående processorkompatibiliteten så skulle man, om stödet för Matisse redan fanns, kunna extraheta information om modellnamn, bas/turbofrekvens och så vidare ur UEFI och därefter dela med sig av detta till allmänheten, och läckan är ett faktum. Detta vill ju absolut inte AMD, om de ens bestämt sig för modellnamn, frekvenser osv än, så därför lär de vänta i det sista med att ge moderkortstilverkarna wn AGESA so är kompatibel med de nya processorerna.

Funderar på att skriva till ASUS och höra om de tänker släppa en BIOS för mitt moderkort. Det måste de ju veta redan nu...

ingen ide. dem i kundservicen kommer inte har nån aning om det. och dem som vet är säkert under NDA och få inte prata om 3000 serien. och det gäller säkert även moderkorts-kompatibilität.

Du hade rätt. Munkavel på. Fick ett ärende nummer i alla fall. 😀

@sesese: Beror ju på om den är snabbare än intels alternativ med färre kärnor och trådar i spel. De är väl de som är de mest intressanta med den här lanseringen eller? För oss som använder datorn för å spela med vill säga och de är väl de som 9 serien och ryzen är till för först å främst. HEDT plattformarna finns ju till av en anledning.
Förstår mig inte på hetsen med å villja ha mer än 8/16 för en spel pc varken idag eller inom 3 år. Idag så håller ju till exempel i5 8400 jämna steg 2700x i de flesta spel titlar, så jag tror inte man behöver framstå som negativ eller intel fanboy för att man väntar lite med å hurra.
Får vi se en ryzen 3600x som klår en 9900k i spel å behåller sin prislapp under 2500:- då tror jag vi får se en rejäl svängning på processor marknaden men tror tyvärr inte de kommer bli så.