Intel "Tiger Lake-H" med åtta kärnor får 24 MB L3-cache och går i upp till 5,0 GHz

Permalänk
Cylon

Intel "Tiger Lake-H" med åtta kärnor får 24 MB L3-cache och går i upp till 5,0 GHz

Den nya processorfamiljen får fullständiga specifikationer och sträcker sig från sex till åtta kärnor enligt arkitekturen Willow Cove.

Läs hela artikeln här

Permalänk
Medlem

Dessa låter ju mer intressanta än Rocket Lake helt klart. Inte trodde jag att Intels laptopsegment skulle krossa deras egna desktop-processorer...

Ska bli kul att se riktiga tester snart!

Permalänk
Snusfri

Hoppas vi får se dessa i prisvärda NUC's eller liknande SBC med.
Tex i5-11260H, 8GB RAM och NVME-slot för $249 skulle räcka för väldigt många.

Permalänk
Medlem

Undrar om vi ser en upprepning från tidigt 2000-tal där Pentium-M "Dothan" konstigt nog var den bästa processorn, innan Core lanserades.

Permalänk
Medlem
Skrivet av THB:

Hoppas vi får se dessa i prisvärda NUC's eller liknande SBC med.
Tex i5-11260H, 8GB RAM och NVME-slot för $249 skulle räcka för väldigt många.

Jag tror du får lägga till några $ för att få det att gå ihop, med tanke på att nuvarande ligger på runt 899USD för samma "typ" av config, med 500GB lagring

Permalänk
Medlem

Undrar just vad en TDP upp till 65W har med 5 GHz att göra?
Turbo under 1-2 sek, 10-20 sek eller...?

Permalänk
Medlem

Undrar varför möngden cache flukturerar som den gjort genom tiderna, syftar inte på en viss storlek utan om vi tar C2Q t.ex med 8mb L2 cache, sedan släpptes C2Q med 12mb L2.

sedan kom Core I7 med 8mb L3, med vissa modeller senare på 12mb(för quadsen).

Man ser en viss trend med att arkitektur byggs, sedan kommer en uppdatering av den eller en polering av arkitekturen där bl.a cache brukar byggas ut.

Kan det vara pga kostnad och vilken nod? tänker när noden mognar och yields blir bättre så kommer där mer cache då prestandan uppväger kostanden på ett sätt som det inte gjorde tidigare? eller är det när man går ner i nod storlek som den extra cachen kan påkostas?

Jag menar på AMDs och intels injengörer verkar mycket väl medvetna om att mer cache höjjer prestandan(till viss del iaf innan latenser sticker vill jag minnas med större cache).

Aja, kul att se nya grejer iaf!

Permalänk
Medlem
Skrivet av medbor:

Dessa låter ju mer intressanta än Rocket Lake helt klart. Inte trodde jag att Intels laptopsegment skulle krossa deras egna desktop-processorer...

Ska bli kul att se riktiga tester snart!

Nu har jag inte jämfört specar, vilket troligen du gjort. Men motivera gärna vad som gör dessa intressantare!

Permalänk
Datavetare
Skrivet av SwedenVirre:

Undrar varför möngden cache flukturerar som den gjort genom tiderna, syftar inte på en viss storlek utan om vi tar C2Q t.ex med 8mb L2 cache, sedan släpptes C2Q med 12mb L2.

sedan kom Core I7 med 8mb L3, med vissa modeller senare på 12mb(för quadsen).

Man ser en viss trend med att arkitektur byggs, sedan kommer en uppdatering av den eller en polering av arkitekturen där bl.a cache brukar byggas ut.

Kan det vara pga kostnad och vilken nod? tänker när noden mognar och yields blir bättre så kommer där mer cache då prestandan uppväger kostanden på ett sätt som det inte gjorde tidigare? eller är det när man går ner i nod storlek som den extra cachen kan påkostas?

Jag menar på AMDs och intels injengörer verkar mycket väl medvetna om att mer cache höjjer prestandan(till viss del iaf innan latenser sticker vill jag minnas med större cache).

Aja, kul att se nya grejer iaf!

Som det mesta: det handlar om en balansgång mellan flera faktorer.

En större cache tar mer plats. AMD har ju valt att lägga väldigt stor transistorbudget på L3$, ungefär halva "compute-die" tas upp av L3$, Intel, Arm och Apple är inte i närheten att spendera så mycket kisel på cache.

Det finns ett motsatsförhållande mellan latens och storlek, det är mer relevant ju närmare kärnan man befinner sig. Så mer relevant för L1$ och L2$, mindre relevant för L3$. Intel ökade L1D$ med 50 % i Sunny Cove, det ökade latensen från 4 till 5 cykler.

Man kan behålla en låg latens räknat i cykler, Apple har 128 kB L1D$ medan AMD/Intel kör med 32 kB (48 kB i "Coves"). Ändå har Apple endast 3 cyklers latens, fast det är en av orsakerna varför AMD/Intel kan klocka till 4,5-5 GHz medan Apple når strax över 3 GHz.

C2D/C2Q hade en betydligt större L2$ jämfört med Nehalem och senare. Men Nehalem och senare har väsentligt mycket lägre latens mot sin L2$. Det har visat sig att de flesta (men definitivt inte alla) fall mår bättre av en mindre snabbare cache, spel är ett intressant undantag som verkar föredra en väldigt stor LLC (Last Level Cache, i praktiken L3$ för dagens CPUer).

Permalänk
Medlem
Skrivet av dannesthlm:

Nu har jag inte jämfört specar, vilket troligen du gjort. Men motivera gärna vad som gör dessa intressantare!

En nyare arkitektur (rocket lake är baserat på föregångaren till tiger lake)
Mer cache
Samma klockfrekvenser

Dessa borde prestera markant bättre i spel

Permalänk
Medlem
Skrivet av Greyguy1948:

Undrar just vad en TDP upp till 65W har med 5 GHz att göra?
Turbo under 1-2 sek, 10-20 sek eller...?

Något sådant är väl att anta, och bara för en enskild kärna eller två (en enskild kärna bör dra ca 50W vid full turbo)

Permalänk
Medlem
Skrivet av Yoshman:

Som det mesta: det handlar om en balansgång mellan flera faktorer.

En större cache tar mer plats. AMD har ju valt att lägga väldigt stor transistorbudget på L3$, ungefär halva "compute-die" tas upp av L3$, Intel, Arm och Apple är inte i närheten att spendera så mycket kisel på cache.

Det finns ett motsatsförhållande mellan latens och storlek, det är mer relevant ju närmare kärnan man befinner sig. Så mer relevant för L1$ och L2$, mindre relevant för L3$. Intel ökade L1D$ med 50 % i Sunny Cove, det ökade latensen från 4 till 5 cykler.

Man kan behålla en låg latens räknat i cykler, Apple har 128 kB L1D$ medan AMD/Intel kör med 32 kB (48 kB i "Coves"). Ändå har Apple endast 3 cyklers latens, fast det är en av orsakerna varför AMD/Intel kan klocka till 4,5-5 GHz medan Apple når strax över 3 GHz.

C2D/C2Q hade en betydligt större L2$ jämfört med Nehalem och senare. Men Nehalem och senare har väsentligt mycket lägre latens mot sin L2$. Det har visat sig att de flesta (men definitivt inte alla) fall mår bättre av en mindre snabbare cache, spel är ett intressant undantag som verkar föredra en väldigt stor LLC (Last Level Cache, i praktiken L3$ för dagens CPUer).

AMD har väl så stor cashe för att lyckas få en vettig latens med deras chiplet teknik för var ju detta som var & är största nackdelen med att klistra kretsar (inte negativt menat) därav det gigantiska L3 cashe minnet, så i detta fallet med ryzen så är väl det stora casheminnet för att minska latensen eller snarare kompensera för latensen? du får gärna rätta mig om jag missuppfattat.

Permalänk
Medlem
Skrivet av Ase:

AMD har väl så stor cashe för att lyckas få en vettig latens med deras chiplet teknik för var ju detta som var & är största nackdelen med att klistra kretsar (inte negativt menat) därav det gigantiska L3 cashe minnet, så i detta fallet med ryzen så är väl det stora casheminnet för att minska latensen eller snarare kompensera för latensen? du får gärna rätta mig om jag missuppfattat.

Cache är delvis till för att dölja latenser, så visst är det därför.

En tumregel är att om man ökar storleken på en cache med en faktor x, minskar missraten som roten ur X - dvs, om du har 10% missrate med en viss cache och fyrdubblar den, så bör du få ungefär 5% missrate. Dock kostar en större cache ur många synvinklar - det kostar transistorer att bygga den, och den får större latens (vilket i praktiken innebär större latens till huvudminnet, eftersom man alltid kollar alla cachar innan man skickar en fråga dit). För AMD med högre latenser till huvudminnet, är en stor cache värd mer, vilket gör att den också kan "kosta" mer och ändå löna sig.

Permalänk
Medlem
Skrivet av Yoshman:

Som det mesta: det handlar om en balansgång mellan flera faktorer.

En större cache tar mer plats. AMD har ju valt att lägga väldigt stor transistorbudget på L3$, ungefär halva "compute-die" tas upp av L3$, Intel, Arm och Apple är inte i närheten att spendera så mycket kisel på cache.

Det finns ett motsatsförhållande mellan latens och storlek, det är mer relevant ju närmare kärnan man befinner sig. Så mer relevant för L1$ och L2$, mindre relevant för L3$. Intel ökade L1D$ med 50 % i Sunny Cove, det ökade latensen från 4 till 5 cykler.

Man kan behålla en låg latens räknat i cykler, Apple har 128 kB L1D$ medan AMD/Intel kör med 32 kB (48 kB i "Coves"). Ändå har Apple endast 3 cyklers latens, fast det är en av orsakerna varför AMD/Intel kan klocka till 4,5-5 GHz medan Apple når strax över 3 GHz.

C2D/C2Q hade en betydligt större L2$ jämfört med Nehalem och senare. Men Nehalem och senare har väsentligt mycket lägre latens mot sin L2$. Det har visat sig att de flesta (men definitivt inte alla) fall mår bättre av en mindre snabbare cache, spel är ett intressant undantag som verkar föredra en väldigt stor LLC (Last Level Cache, i praktiken L3$ för dagens CPUer).

Jo det kan jag tänka mig att det är en balansgång. Det jag funderade på var varför cachen växer, om vi tar Pentium 4 som hade 512mb L2, den växte sedan med en krympning till 1MB på northwood, sedan upp till 2MB LLC på prescott.

Vi ser en arkitektur när den lanseras med en viss mängd LLC(för en viss familj, pentium 4 här som exempel), för att sedan komma en krympning och mer cache.

efter ett tag kommer arkitektur B med helt annan cache design och efter finslipning av den arkitekturen så, enligt trenden, får den mer last level cache.

Det var där mina tankar låg

Permalänk
Medlem

överlag så har väl alltid serverprocessorer haft större cashe än konsumentprodukter eftersom det både tar större plats i chipen & gör processorerna mer komplexa tex en celeron/pentium hade ju alltid betydligt lägre cashe än en core tex.

Permalänk
Datavetare
Skrivet av Ase:

AMD har väl så stor cashe för att lyckas få en vettig latens med deras chiplet teknik för var ju detta som var & är största nackdelen med att klistra kretsar (inte negativt menat) därav det gigantiska L3 cashe minnet, så i detta fallet med ryzen så är väl det stora casheminnet för att minska latensen eller snarare kompensera för latensen? du får gärna rätta mig om jag missuppfattat.

Tror absolut det är så, AMD inser att de är så illa tvungna att spendera väldigt stor transistorbudget på L3$ för att kompensera för den högre latensen som separat I/O-die ger. Sett till mm^2 kisel spenderar faktiskt AMD mer kisel för 8C/16T redan i Zen2 jämfört med vad Intel spenderar för 8C/16T. Det trots att Intel tillverkar allt på 14 nm och spenderar ~1/4 av transistor budget på en iGPU, medan AMD kör 7 nm för "compute die" och Global Foundries 14 nm (som i praktiken är samma som Samsung 14 nm).

Så precis som det mesta relaterat till design: chiplets har fördelar och nackdelar, en nackdel är att totalt sett måste använda mer kisel än för motsvarande funktioner i en monolitisk design. Fördelen är att varje delkrets är lättare att tillverka.

Permalänk
Medlem
Skrivet av Yoshman:

Tror absolut det är så, AMD inser att de är så illa tvungna att spendera väldigt stor transistorbudget på L3$ för att kompensera för den högre latensen som separat I/O-die ger. Sett till mm^2 kisel spenderar faktiskt AMD mer kisel för 8C/16T redan i Zen2 jämfört med vad Intel spenderar för 8C/16T. Det trots att Intel tillverkar allt på 14 nm och spenderar ~1/4 av transistor budget på en iGPU, medan AMD kör 7 nm för "compute die" och Global Foundries 14 nm (som i praktiken är samma som Samsung 14 nm).

Så precis som det mesta relaterat till design: chiplets har fördelar och nackdelar, en nackdel är att totalt sett måste använda mer kisel än för motsvarande funktioner i en monolitisk design. Fördelen är att varje delkrets är lättare att tillverka.

Ser fram mot när de börjat komma staplade kretsar i större omfattning ihop med hoplimmade. borde vara ett nästa steg efter all denna förminsknings teknologi med krympta låtsasnanometrar Sen 128 bit processorer borde väl oxå kunna vara ett nästa steg var det inte prat om att microsoft jobbade på ett 128 bitars os? eller fotoner & en utveckling där kanske men vi får nog leva med pressad sand ett tag till. Nanotuber var väl bra på att avleda värme + hög överföringshastighet vid data överföring intressant blir det med vad som kommer härnäst. Kvantfysikens spin Kanske eller en salig blandning av allt ovanstående vem vet. Eller nåt helt annat!

Permalänk
Medlem

Är det bara jag som inte förstår logiken bakom modellnamnen? Sortera efter modellnumret (siffrorna efter 11):

Core i9-11980HK 8/16
Core i9-11900H 8/16
Core i7-11800H 8/16
Core i5-11400H 6/12
Core i7-11375H 4/8
Core i5-11300H 4/8
Core i5-11260H 6/12

Vad händer här liksom?