AMD lyfter sekretessen för A-serien "Trinity"

Vi får hoppas att liknande feature-fläsk gör att de tjänar lite pengar som kan användas för att ta fram bättre proppar, hehe : )

Mmm, läste precis den. Jag håller med Scott Wasson, det är bara dumheter dethär. Hoppas de flesta struntar i idiotin och publicerar en full utvärdering senare. Sabla Intel-fasoner från AMD, svagt.

Ah tack! trodde att de mig skämta Aprilo.

He he, förvirring fanns det onekligen så det räckte.

Ser bra ut!

Både det du skriver och det jag skrev kan vara sant samtidigt. Skrev aldrig att IPC endast ökar med 1-2%, skrev att man konstaterat att den största flaskhalsen är kostnaden för felspekulerade hopp och just den aspekten är i praktiken körd att fixa, den förbättrades endast 1-2% vilket ger en hint om att det inte finns en enkel lösning.

Men det finns naturligtvis andra områden som kan optimeras, bl.a. så var ju skrivbandbredd mot L1 cache helt bedrövlig jämfört med både AMDs tidigare CPU och Intels nuvarande, latens mot L2-cache och RAM är också något som definitivt kan förbättras (var också sämre än Phenom II och Sandy Bridge).

Sedan har man visat att bara ha en avkodare per modul inte var en bra idé då den inte orkar mata båda heltalsenheterna. Detta är ju åtgärdat (är dock inte gratis räknat i transistorer) i piledriver och kan mycket väl vara en av de viktigaste anledningarna till ökad IPC, i alla fall i de fall där båda trådarna används i en modul.

Problemet är att för varje förbättring som görs så kommer den feldesignade djupa pipeline:en stå för en allt större del av varför IPC är relativt dåligt. Hur imponerande är det egentligen att man förbättrar IPC 10-15% när man har ungefär halva IPC jämfört med Sandy Bridge i saker om inte är kraftigt begränsade av I/O? Ivy Bridge ökade IPC med runt 5% trots att man endast ändrade en ända sak som påverkar IPC mellan Sandy -> Ivy, storleken på out-of-order fönstret (som är väldigt stort redan i SNB).

Det är inte åtgärdat i Piledriver. Det är först med Steamroller de fixat så att de har 2 decoders per modul.

Virtual Void skrev:

Mjo, eller jag tror så här. Bulldozerarkitekturen och dess efterföljare är i grunden menad som en ren serverprocessor där hög troughput och många kärnor prioriteras. Fx däremot är ju inte särskilt väl optimerad för desktop utan är nog snarare en nödlösning som får vara där tills allt blir APU:er. Förutsättningen för att detta ska bli konkurrenskraftigt är ju att man lyckas få utvecklarna att anamma Open CL, tex genom CodeXl http://developer.amd.com/tools/hc/CodeXL/pages/default.aspx
och liknande verktyg.

Vad är egentligen fördelen med djup pipeline?
Det känns ju rent generellt som om högre klocka = högre volt = högre strömförbrukning. Men var ligger egentligen fördelen? Det måste ju finnas någon fördel, annars hade man väl inte satsat på djup pipeline?

Det finns många fördelar med en djup pipeline, högre fyllnadsgrad t.ex. Ars Technica skrev en trevlig artikel om pipelines när pentium 4 var aktuell, finns nog och googla. Men man ska komma ihåg att intel också har ganska lång pipeline i sandy bridge, de har dock lite fina sätt att göra missarna mindre kännbara. T.ex. microOPS.

Jo, jag förnekar inte att det hela handlar om marknadsföring och PR. Dessutom får man ju större exponering när man sprider sitt produktsläpp på två delar vid olika tidpunkter.

Men. Då måste man ju också vara konsekvent.
Tex. Saknar jag kritik från Sweclockers vad gäller Nvidias boostfunktion, som till skillnad mot AMD:s boost-funktion inte är determistisk. Mao, hur högt 6xx-serien boostas upp styrs av det specifika chipets kvalite och strömförbrukning. Alla som inte tror att Nvidia skickar ut handplockade exemplar till rescensenter, räck upp en hand?
Därför finns det risk att det kort som du som privatperson sen köper inte nödvändigtvis är lika snabbt som Sweclockers och andra review-siters testexemplar. Ta tex Hard OCP:s review på Nvidia 680 som exempel, det kortet hade maxboost på 1200 Mhz. Men du är faktiskt bara garanterad 1058 Mhz.

Jag tycker att det är märkligt att inte detta PR-trick uppmärksammats alls på samma vis.

/jacozz

Gillar att Sweclockers har integritet.

Nja, vanligtvis finns det en bra anledning till att det blir en "preview" och inte en fullständig recension, exempelvis att produkten i sig inte är färdig, att det saknas skarpa drivrutiner eller andra externa faktorer. Som exempel kan vi ta vår förhandstitt av Asus UEFI, där vi var tvungna att utelämna en del detaljer eftersom Sandy Bridge-processorn då fortfarande var belagd med sekretess.

I detta fall är AMD endast ute efter att styra mediaexponeringen, det vill säga se till så att GPU-delen får mest uppmärksamhet.

Well visst tillvägagångssättet kanske inte är världens bästa men det är ju just GPU delen av trinity som är intressant. Att dem sen går ut öppet med att man får släppa previews där viss information ej får visas upp är ju en en stor chansning. Jag personligen tycker att att det både är rätt och fel på samma gång. Men visst Eloge till er på Swec redaktionen som står emot detta och vill lämna en oberoende recension av produkten:)

Skickades från m.sweclockers.com

Fördelen med en djup pipline är att ju fler steg man har, desto enklare blir blir varje steg (färre transistorer per steg) -> har man färre transistorer per steg så tar det kortare tid för en signal att nå alla delar i steget (lägre "propagation delay") -> du kan köra CPUn på högre klockfrekvens om allt annat hålls konstant.

I teorin är det en ganska lockande strategi, framförallt när man tänker på att en modern CPU spekulerar rätt i ~90% av fallen och ungefär 10-25% av instruktionerna i x86 kod är hopp.

Om du då ökar antalet steg från säg 12 till 16 st och vi antar att kostnaden för ett missräknat hopp är lika med längden på pipelinen och du startar med en IPC på 1 och ett jobb som tidigare tog 1000 cykler att utföra så tar detta jobb

Anta att det är 15% hopp, vi har alltså 150 hopp i koden, endast 15 av dessa missas och de missade hoppen tar nu 16 cykler i stället för 12 att utföra. Så tiden det tar att köra detta program är nu (16-12)*15 = 60 cykler längre. Då du har en IPC på 0.94 nu.

Om man kan kompensera detta bortfall i prestanda genom att höja klockfrekvesen med ~6% (från 3.0GHz till 3.2GHz) så är det inga problem.

Det finns inget uppenbart fel i logiken ovan och Intel (Pentium4), IBM (POWER6) och AMD (Bulldozer) har alla dragit slutsatsen att det bör gå att kompensera för detta med högre klockfrekvens utan problem. Men av någon anledning så misslyckades både Intel och IBM totalt och deras efterföljande CPUer har en betydligt kortare pipeline.

Det som verkar vara misstaget i logiken ovan är dels att "desktop" liknande kod har typiskt den högsta andelen hopp, men om nu AMD riktat in sig på servers är det ju ett mindre problem. Det andra misstaget är att det är typiskt <10% av all kod i ett program som står för >90% av alla instruktioner som körs och det är inte alls otroligt att just den koden är extra hopp intensiv (många beslut som tas där till skillnad från setup kod som är mer "gör A, gör B....") och innehåller större andel hopp som varierar från gång till gång och därför är svåra att förutse.

Sedan ett annat problem att strömförbrukningen verkar dra iväg något så kopiöst så fort man hamnar runt 4GHz. P4 kom väl till 3.6GHz, Piledriver ligger på 4.2GHz, POWER6 togs sig ända till ~4.5GHz fast då med en TDP på 250W. Men även POWER7 och Sandy Bridge håller sig ju runt 4GHz med en betydligt kortare pipeline än de andra. AMD har inte sagt hur lång pipeline Bulldozer har, men mätningar säger att den är mer än 20 steg (den effektiva längden är alltså >20 steg) medan Sandy Bridge rent tekniskt har 16 steg, men i praktiken har den en effektiv längd på närmare 12 steg tack vare sin s.k. L0-cache där varje träff resulterar i att man kan "hoppa över" fetch/decode stegen.

HardOCP skrev om påtryckningar för ett par år sedan, dessa program måste ingå i testet annars får ni inget testexemplar.
De kunde vägra att gå med på detta eller skriva om påtryckningarna, men resultatet blev då, just inga testexemplar.

TDP sätter dock en övre gräns för genomsnittsförbrukningen över en viss tidsskala.
Det är ju elströmmen som genererar värmen, och processorn utför inget mekaniskt arbete, så värmeeffekt = eleffekt.
D.v.s. har du en processor med TDP på t.ex 35W så vet du att den inte kommer dra mer än så i genomsnitt.

Jag förstår varför ni väljer att inte publicera en preview och tycker det är bra, MEN, jag förstår inte varför ni väljer att göra en så stor grej av det? Releasen är ju nästa tisdag och, som jag skrev tidigare, ni har möjlighet att släppa de tester som amd tillåter i förväg, eller strunta i det. Det är väl inte så att amd försöker tvinga er? Ni släpper väl en fullständig recenssion på releasedagen som vanligt? Jag förstår verkligen inte hur denna pr-strategin är värre än någon annan.

Skickades från m.sweclockers.com

Virtual Void #81
Tack för utförlig beskrivning
Jag har för mig att jag läst att Bulldozern har 20 stegs djup.

/jacozz

På vilket sätt gör vi en stor grej av det? Det var ett kort konstaterande att AMD kör ett marknadsföringstrick och att vi inte tänker spela med.

Tänk ett steg längre. Nu spelar det kanske ingen större roll eftersom Trinity inte är någon högprofilprodukt och att vi har såpass bra kontakter att vi kan få fram testexemplar från andra håll än AMD, men det är illavarslande att AMD betraktar recensioner som en marknadsföringskanal bland andra.

Det är ett sluttande plan och frågan är vad nästa steg kan bli om vi accepterar detta. Endast publicera tester från spel x, y och z? Eller kanske följa en förutbestämd testmall så att tillverkaren kan kontrollera vilka aspekter som får mest exponering. I vilket fall som helst är det knappast en utveckling som gynnar konsumenterna.

Vi kan ta upp det i nästa podcast.