TSMC före schemat till 20 nanometer

Så under 10nm blir problematiskt? Vet ni vad detta innebär? Det innebär att det finns ett slut, en ände!

"Nej vi kan tyvärr inte gå under 10nm då det helt enkelt blir för mycket problem och instabilitet. Detta är det bästa någonsin kommer finnas."

Skämt åsido, ta det med en nypa salt. De lär garanterat komma på en lösning på det för att vidareutveckla även efter 10nm. Men just scenariot att 10nm är minimum-gränsen och att det sedan inte kommer något bättre i framtiden.. Mind-blowing.

Man vill förmodligen inte ha gigantiska chip av praktiska skäl, i stället minskar man tillverkningsprocessen så att man får plats med fler transistorer på mindre yta. Hur vet du allt detta? Är du chief engineer hos Nvidia? Kan du bekräfta det?

Så under 10nm blir problematiskt? Vet ni vad detta innebär? Det innebär att det finns ett slut, en ände!

"Nej vi kan tyvärr inte gå under 10nm då det helt enkelt blir för mycket problem och instabilitet. Detta är det bästa någonsin kommer finnas."

Skämt åsido, ta det med en nypa salt. De lär garanterat komma på en lösning på det för att vidareutveckla även efter 10nm. Men just scenariot att 10nm är minimum-gränsen och att det sedan inte kommer något bättre i framtiden.. Mind-blowing.

Så under 10nm blir problematiskt? Vet ni vad detta innebär? Det innebär att det finns ett slut, en ände!

"Nej vi kan tyvärr inte gå under 10nm då det helt enkelt blir för mycket problem och instabilitet. Detta är det bästa någonsin kommer finnas."

Skämt åsido, ta det med en nypa salt. De lär garanterat komma på en lösning på det för att vidareutveckla även efter 10nm. Men just scenariot att 10nm är minimum-gränsen och att det sedan inte kommer något bättre i framtiden.. Mind-blowing.

Vad är det som minskar? Saker är rätt stora fortfarande. IB minskade för att det var en ren krympning av SB med kanske några kosmetiska ändringar. Sedan har mindre chip alltid varit positivt för att varje fel i tillverknings processen slår ut mindre andel av hela waffer plus att det går utnyttja en waffer bättre.

Men det är sant att varje steg blir extremt mycket mer kostsamt. Det finns tekniker för att göra mindre saker (HIM, FIB, EBL) men ingen av de skalar speciellt bra så det skulle inte fungera för masstillverkning.

10 nm gäller kisel men det finns andra sätt att bygga halvledare. Grafen är ju på tapeten nu och kan i teorin ge billigare och bättre halvledare. Det skissas även på 3D strukturer så man kan stapla transistorer på varandra och på så sätt öka densiteten utan att för den delen behöva minska tillverkningstekniken. Det är ju på gång DRAM som är staplat på varandra.

Oroa dig inte. Om inte något väldigt skumt hänt har dessa processer fortfarande en bit att gå för att hinna ikapp Intel. Det är stor skillnad på processer för CPUs och processer för annat. AMD tillverkar CPUs vid GF för att TSMC inte klarar av sådana avancerade saker. GPUs är betydligt enklare och samma gäller ARM saker. Intel tillverkar CPUs med dessa tekniker och det är betydligt mer krävande och möjliggör att deras SoC kan vara betydligt bättre.

Problemet är inte huruvida man kan eller inte utan snarare om man kan fortsätta sänka kostnaden per transistor. Det finns mycket i forskningslabben som är fantastiskt i sig men som tyvärr inte är lönsamt för produktion.

Det är inte helt enkelt att förklara. Men de är i princip utvecklade för mycket mer simpla processer. De körs på bulk Si medan CPUs kräver SOI eller liknande processer. Du kan nog enkelt säga att deras transistorer inte är lika bra som de för CPUs.