Hur räkna ut cache träff/miss (assembly)?

För att förstå denna uppgift måste man förstå några grundläggande koncept i en CPU

• minne refereras via load/store instruktioner

• vilken minnescell man refererar bestäms av ett heltal: minnesadressen

• minsta adresserbara enhet kallas "byte" och är på alla moderna CPUer 8 bitar

Vidare måste man förstå följande om en CPU som har en cache för att snabba upp minnet

• en cache är organiserad i rader, s.k. "cache-lines", vars storlek typiskt är många bytes. I denna uppgift är en rad 8 bytes, i de flesta moderna CPUer är den 64 bytes (t.ex. dagens x86 och ARM, men finns definitivt variationer här)

• den enkla CPU som beskrivs här använder sig av en s.k. direktmappad cache, dvs varje rad i cachen kan hantera minnesadresser som är en jämn multipel av cachens storlek i bytes (256 bytes) plus radens nummer (från noll) multiplicerat med radens storlek på 8 bytes

• en rad håller en minnessekvens från en adress som är en jämn multipel av radlängden upp till radlängd plus radlängd minus ett

Sist men inte minst måste man förstå de assembler-instruktioner som ingår här

• movi REG,IM laddar ett konstant värde IM och sparar resultatet i CPU-register REG

• ldw REG_D, OFFSET(REG_A) hämtar innehållet från den minnecell som ligger på adressen REG_A + OFFSET och lägg det i register REG_D

• stw REG_S, OFFSET(REG_A) sparar innehållet i register REG_Still den minnecell som har adressen REG_A + OFFSET

Läser man assemblerprogrammet får man då

1. a. här sätts register r8 det konstanta värdet 0xBEDA12C4

2. b. här laddas minnesinnehållet från 0 + r8 (som är 0xBEDA12C4) och läggs i register r10

3. c. här laddas minnesinnehållet från 8 + r8 (som är 0xBEDA12CC) och läggs i register r11

4. d. här sparas innehållet i register r10 till minnesadressen 16 + r8 (som är 0xBEDA12D4)

5. e. här laddas minnesinnehållet från 32 + r8 (som är 0xBEDA12E4) och läggs i register r10

6. f. här laddas minnesinnehållet från 40 + r8 (som är 0xBEDA12EC) och läggs i register r10

7. g. här laddas minnesinnehållet från 24 + r8 (som är 0xBEDA12DC) och läggs i register r11

8. h. här sparas innehållet i register r10 till minnesadressen 4 + r8 (som är 0xBEDA12C8)

9. i. här laddas minnesinnehållet från 64 + r8 (som är 0xBEDA1304) och läggs i register r10

Det enda som spelar roll för denna uppgift är vilken adress som man gör load/store till då det avgör vilken cache-rad som påverkas. Är också bara de sista 8 bitarna i adressen man behöver fundera på då det är en direktmappad cache med storlek 256. Så titta bara på de två sista hexsiffrorna i den adress som är resultat av OFFSET + REG_A. Vilken byte i en cache-rad som refereras bestäms av adressens tre minst signifikanta bitar (då 2^3 = 8 vilket är storleken på varje rad) medan nästföljande fem bitar bestämmer vilken rad som avses

1. är inte en minnesoperation så påverkar inte cache

2. 0xC4 byte 4 i rad 24

3. 0xCC byte 4 i rad 25

4. 0xD4 byte 4 i rad 26

5. 0xE4 byte 4 i rad 28

6. 0xEC byte 4 i rad 29

7. 0xDC byte 4 i rad 27

8. 0xC8 byte 0 i rad 25

9. 0x04 byte 4 i rad 0

Då cachen initialt var tom och det är färre minnesaccesser än cache-rader (så inget behövs slängas ut ur cache) så är det nu bara titta på vilken rad som refereras, har den refererats tidigare är det en träff

1. är inte en minnesoperation så påverkar inte cache

2. 0xC4 byte 4 i rad 24

3. 0xCC byte 4 i rad 25

4. 0xD4 byte 4 i rad 26

5. 0xE4 byte 4 i rad 28

6. 0xEC byte 4 i rad 29

7. 0xDC byte 4 i rad 27

8. 0xC8 byte 0 i rad 25

9. 0x04 byte 4 i rad 0