TSMC inleder utvecklingsfasen för kretsar på 2 nanometer

Permalänk
Cyberman

TSMC inleder utvecklingsfasen för kretsar på 2 nanometer

Jakten på att äga kretstillverkning fortsätter med att TSMC nu påbörjar forskningsfasen för 2-nanometersteknik.

Läs hela artikeln här

Permalänk
Medlem

Dags att processa lite bättre nu Intel!

Permalänk
Medlem

Rätta mig om jag har fel, men 2nm betyder alltså transistorer som är 7 atomer tjocka?
Imponerande! 😅

Permalänk
Medlem
Skrivet av 91Henke91:

Rätta mig om jag har fel, men 2nm betyder alltså transistorer som är 7 atomer tjocka?
Imponerande! 😅

Tyvärr betyder det just ingenting utan är endast ett namn för marknadsföring. Vilken pitxh de har skiljer sig nämligen mellan tillverkare. Men det handlar aldrig om tjockleken på transistorerna utan avstånd mellan dem och sådant. Det är väldigt rörigt.

Permalänk
Medlem
Skrivet av 91Henke91:

Rätta mig om jag har fel, men 2nm betyder alltså transistorer som är 7 atomer tjocka?
Imponerande! 😅

5GHz @ 0.3V 🙀

Permalänk
Medlem
Skrivet av 91Henke91:

Rätta mig om jag har fel, men 2nm betyder alltså transistorer som är 7 atomer tjocka?
Imponerande! 😅

Teoretiskt sett är det väl så, men TSMC's "2nm" innebär ju faktiskt inte "äkta" 2nm. Precis som att deras "7nm" motsvarar Intels 10nm-dito. Dessa ord har blivit mer och mer marknadsord snarare än att reflektera verkligheten.

Permalänk
Medlem
Skrivet av Mithras:

Teoretiskt sett är det väl så, men TSMC's "2nm" innebär ju faktiskt inte "äkta" 2nm. Precis som att deras "7nm" motsvarar Intels 10nm-dito. Dessa ord har blivit mer och mer marknadsord snarare än att reflektera verkligheten.

Det är inte heller så att Intel's 14nm innebär att de hat transistorer som endast är 14nm tjocks, så nte i teorin, och inte i praktiken.

Det som det möjligen lite löst baseras på ar vissa avstånd mellan transistorerna,

"Transistor gate pitch is also referred to as CPP (contacted poly pitch) and interconnect pitch is also referred to as MMP (minimum metal pitch). Samsung reported their 10 nm process as having a 64 nm transistor gate pitch and 48 nm interconnect pitch."

Så som syner är det en skillnad med nästan en magnitud på "marknadsföringsnamnet", och de riktiga avstånden.

Men man har hur som helst aldrig döpt efter tjockleken på transistorerna, utan avstånd mellan dem på olika vis.

Permalänk
Medlem
Skrivet av Ister:

5GHz @ 0.3V 🙀

Kanske 3.5GHz @ 0.3V till att börja med!

Permalänk
Medlem

Jag gjorde ett försök att uppskatta verklig transistorstorlek en gång.

https://docs.google.com/spreadsheets/d/1xdTdypxe8Fpv5l0rrfRZ-...

Scrolla höger för grafer.

Den antar att både kretsen och varje transistor är kvadratisk och räknar sedan ut hur lång sidan på en sådan transistor skulle givet kretsarea och antalet transistorer hämtade från en lista av kretsar på wikipedia.

I reduction factor grafen ser man att vi krympte transistorerna rätt snabbt kring 2000, men långsamare sedan 2005.

Permalänk
Medlem

2024-2025 kanske?

Permalänk
Medlem

Vad hände med Bigger is better?

Annars grymt att utvecklingen går så snabbt.

Permalänk
Medlem
Skrivet av Ozzed:

Det är inte heller så att Intel's 14nm innebär att de hat transistorer som endast är 14nm tjocks, så nte i teorin, och inte i praktiken.

Det som det möjligen lite löst baseras på ar vissa avstånd mellan transistorerna,

"Transistor gate pitch is also referred to as CPP (contacted poly pitch) and interconnect pitch is also referred to as MMP (minimum metal pitch). Samsung reported their 10 nm process as having a 64 nm transistor gate pitch and 48 nm interconnect pitch."

Så som syner är det en skillnad med nästan en magnitud på "marknadsföringsnamnet", och de riktiga avstånden.

Men man har hur som helst aldrig döpt efter tjockleken på transistorerna, utan avstånd mellan dem på olika vis.

Sant, jag som läste slarvigt till den person jag svarade på

Oavsett vilket kan vi vara väldigt överens om att dessa siffror som anges inte betyder något vettigt i verkligheten, utan endast är ett sätt att namnge nästa generation

Permalänk
Medlem
Skrivet av Ozzed:

Det är inte heller så att Intel's 14nm innebär att de hat transistorer som endast är 14nm tjocks, så nte i teorin, och inte i praktiken.

Det som det möjligen lite löst baseras på ar vissa avstånd mellan transistorerna,

"Transistor gate pitch is also referred to as CPP (contacted poly pitch) and interconnect pitch is also referred to as MMP (minimum metal pitch). Samsung reported their 10 nm process as having a 64 nm transistor gate pitch and 48 nm interconnect pitch."

Så som syner är det en skillnad med nästan en magnitud på "marknadsföringsnamnet", och de riktiga avstånden.

Men man har hur som helst aldrig döpt efter tjockleken på transistorerna, utan avstånd mellan dem på olika vis.

Jag har alltid trott att det var gate length som man använt tidigare som måttstock, alltså avstånd mellan source och drain. Och inte gate pitch. Men ja nu för tiden så återspeglar väl inte sifran någon specifik fysisk distans, utan transistordensitet generellt, dvs får man plats med 50% mer transistorer per mm2 så sänker man nodvärdet med 50%.

edit.

"Roughly for the first 35 years of the semiconductor history, since the first mass production of MOSFET in the 1960s to the late 1990s, the process node more or less referred to the transistor's gate length (Lg) which was also considered the "minimum feature size". For example, Intel's 0.5 µm process had Lg = 0.5 µm. This lasted until the 0.25 µm process in 1997 at which point Intel started introducing more aggressive gate length scaling. For example, their 0.25 µm process had Lg = 0.20 µm and likewise, their 0.18 µm process had Lg = 0.13 µm (a node ahead). At those nodes the "process node" was effectively larger than the gate length."

https://en.wikichip.org/wiki/technology_node

Skrivet av 91Henke91:

Rätta mig om jag har fel, men 2nm betyder alltså transistorer som är 7 atomer tjocka?
Imponerande! 😅

Som nämnts så syftar inte denna siffra på ett specifikt fysiskt avstånd längre. Och har aldrig vart "tjockleken" på en transistor.

Hittade denna bild som jag tycker visar storleken väldigt bra även om det nog är en del spekulation bakom den, hela stapeln är alltså gate pitch, vilket man kanske skulle kunna kalla "tjockleken", lila delen är gate length, dvs avståndet elektronerna färdas över beroende på om transistorn är öppen eller stägd.

Och en visuell representation för kontext (färgerna är inte jämförbara mellan bilderna).

Permalänk
Medlem
Skrivet av lillaankan_i_dammen:

Vad hände med Bigger is better?

.25 micron FTW!

Permalänk
Medlem
Skrivet av Pepsin:

.25 micron FTW!

Mikrometer är för fegisar!
https://youtu.be/vo8izCKHiF0

Permalänk
Medlem
Skrivet av DasIch:

Mikrometer är för fegisar!
https://youtu.be/vo8izCKHiF0

Har vintergatan varit i farten igen?

Permalänk
Avstängd

Hoppas bara att värmedensiteten inte blir för våldsamt stor 😅

Permalänk
Medlem

Vad kommer efter 2nm och 1nm?

Permalänk
Medlem
Skrivet av SellahiR:

Vad kommer efter 2nm och 1nm?

900 pm? picometer

Permalänk
Medlem
Skrivet av sKRUVARN:

Och en visuell representation för kontext (färgerna är inte jämförbara mellan bilderna).
https://external-content.duckduckgo.com/iu/?u=http%3A%2F%2Fxtreview.com%2Fimages%2Ffin_lengthAdreno.jpg&f=1&nofb=1

Jag vet inte alltså, jag tror inte jag vill ha sås på mitt substrat men vad gör man inte för prestanda idag. Hoppas vi kan se en utveckling till tomatbaserad sås iaf inom en snar framtid.

Permalänk
Medlem

Om 2nm syftar på något fysiskt så är det gate längd, inget annat, dvs transistors utbredning mellan source och drain anslutningar. Ju kortare denna är desto effektivare blir transistorn, i princip...

Fram till en bit in på 2000-talet skalades alla strukturer i stort sett homogent med sk. Dennard scaling. https://en.wikipedia.org/wiki/Dennard_scaling

I dagens extrema CMOS processer är transistorerna så otroligt effektiva på en lite yta att problemet blir att koppla in sig på dom utan att man får en massa resistans i ledningarna. Denna resistans försämrar avsevärt hastigheten. Ett sätt att hantera det på är att strukturer runt transistorn tillåts blir lite större vilket påverkar hur många transistorer man kan ha på en viss yta. Men det finns även kostnadsaspekter kring tillverkningen av metalledare runt transistorn som gör att det är vettigare att göra dom lite klumpigare.

Det finns ett felaktighet i artikeln kring värmeutveckling. Förvisso blir det mindre värmeutveckling för en given funktion. Men problemet är att ytan för den funktionen minskar ännu snabbare så värmeeffekt per kvadrarmillimeter ökar i värsta fall vilket gör det svårare att kyla. Det försvårar snarare möjligheten att klocka fortfarare, det finns ett tak för antal Watt/mm2 som kan kylas bort. Lyckligtvis kan man "spä ut" konstruktionen med block som inte är så intensiva effektmässigt, tex cache minne mm.

Permalänk
Medlem

Förstår att minskning är viktigt för mobiltelefoner och sånt, men när det kommer till persondatorer förstår jag inte varför man inte gör dom större nu när det börjar bli segt att krympa tekniken.

Skulle inte ha något emot att ställa in något i storleken av en större kyl/frys för att tiodubbla prestandan. Typ som tio vanliga datorer ihopklumpat och nerkylt. En sån lösning skulle kunna använda förra eller förrförra generationens överblivna delar för att hålla kostnaden nere?

Att bara se typ 10% förbättringar från senaste generationen med nya feta prislappar gör att nyköp av hårdvara inte känns så sexigt längre.

Permalänk
Medlem
Skrivet av Fredag:

Förstår att minskning är viktigt för mobiltelefoner och sånt, men när det kommer till persondatorer förstår jag inte varför man inte gör dom större nu när det börjar bli segt att krympa tekniken.

Skulle inte ha något emot att ställa in något i storleken av en större kyl/frys för att tiodubbla prestandan. Typ som tio vanliga datorer ihopklumpat och nerkylt. En sån lösning skulle kunna använda förra eller förrförra generationens överblivna delar för att hålla kostnaden nere?

Att bara se typ 10% förbättringar från senaste generationen med nya feta prislappar gör att nyköp av hårdvara inte känns så sexigt längre.

Gillar kylskåpstanken. Din förslag funkar för att få fler kärnor, men detta har gjorts länge i servrar. Problemet är att kostnaden för allt runtom kring snabbt växer. En annat problem är att Du inte kan göra något åt hastigheten på en tråd på detta sätt, varje enskild tråd måste köras på ett och samma chip för att hastigheten ska kunna bibehållas.

Permalänk
Medlem
Skrivet av aliassund:

Gillar kylskåpstanken. Din förslag funkar för att få fler kärnor, men detta har gjorts länge i servrar. Problemet är att kostnaden för allt runtom kring snabbt växer. En annat problem är att Du inte kan göra något åt hastigheten på en tråd på detta sätt, varje enskild tråd måste köras på ett och samma chip för att hastigheten ska kunna bibehållas.

Då är frågan, hur stort kan ett chip göras?

Är en fördubbling i storlek då en fördubbling av prestandan?

Permalänk
Medlem

Whoooa!!! 🆒😮

Permalänk
Medlem
Skrivet av Fredag:

Då är frågan, hur stort kan ett chip göras?

Är en fördubbling i storlek då en fördubbling av prestandan?

En fördubbling i storlek ger inte en fördubbling i prestanda för en kärna eftersom den dubblade ytan inte gör att vi kan dubbla klockfrekvensen. Men visst, de som överklockar med flytande kväve kommer ju ganska långt. Men till slut har man tagit bort problemet med temperatur och då återstår hur snabba kretsarna är i sig.

Ett sätt är att öka spänningen, det ger högre effektförbrukning. Men låt oss återigen säga att det inte är ett problem. Till slut är det då istället transistorerna som går sönder för de tål inte så höga spänningar.

Avseende storlek på chip ligger gissningsvis de största chipen i volymproduktion på runt 500 mm2. Men redan här blir yield ett problem, sannolikheten för ett defekt chip ökar snabbt med storleken.

Permalänk
Medlem
Skrivet av 91Henke91:

Rätta mig om jag har fel, men 2nm betyder alltså transistorer som är 7 atomer tjocka?
Imponerande! 😅

Nej, traditionellt har det varit den minsta detaljen (sett "ovanifrån") på en transistor/ledare som angetts i processnoden men det gäller inte riktigt längre. Det som är tunnast i dagens transistorer är gate-oxiden. Den är nu nere i en tjocklek på bara några atomlager för 7nm och går alltså inte göra mycket tunnare.

Här finns ett intressant dokument som tar upp lite om 7nm:

https://hal.archives-ouvertes.fr/hal-01558775/document