DDR-processorer?

Min spontana tanke är att en processor är för avancerad. Minne är enklare, typ bara hämta data, lämna data. Men jag är långt ifrån påläst på de där grejorna så jag vet ingenting egentligen.

Jag undrar hur fasiken en pipeline skulle fungera...
Hela arkitekturen måste göras om, inte bara att byta ut transistorerna.

Och det låter som att en 15-30 stegs pipeline skulle hantera det utan krockar?
Jämfört med ett minne som har läs, skriv och radera att hantera.

Jag tror att jag kan sammanfatta ett svar med att varken Intel eller AMD har försökt...
Intel har istället förlängt sin pipeline för att kunna öka hastigheten.
AMD har försökt göra sina processorer mer optimerade.

Ifall det är så enkelt att byta ut transistorerna till nya som läser på stigande och fallande klockcykel så borde ju de redan vara under utveckling.

Skulle dock vara intressant om någon med mer kunskap inom mikroprocessorteknik kunde yttra sig.

Risken är väl också att man får störningar i en CPU som skulle kunna störa ut den mycket känsligare tekniken.

EDIT (11:00 men swec buggade...):
Kan lägga till en sak jag precis kom på.
Att läsa allting två gånger eller låta en transistor göra två saker per klockcykel fungerar med ett minne då ena vågen säger läs adress A medans vågen ner igen säger läs adress B.
En CPU med flera nivåer med transistorer med ett fåtal uppgifter och som väntar på data kommer inte att kunna göra mer arbete.

Även om en del i en pipeline skickar data neråt så kan den inte skicka samma data igen... att skicka två olika typer av data i samma våg är be om en Fuck up.

Svårt att förklara men det är enkelt.
Som vicotnic sa. En CPU är för avancerad.

Tänk att du sitter framför en bok. Någon säger åt dig att slå upp en sida och läsa. Med ddr så kan du läsa två saker samtidigt.
Tänk dig då en CPU där någon säger åt dig att du ska läsa upp för en annan person som ska skriva ner det, bestämma vem som ska ha uppgiften, ge det till den personen och den personen läser upp det för en 4:e osv.
Vad har du för nytta av att kunna läsa upp två saker samtidigt ifall personen som ska lyssna måste kunna göra tre saker samtidigt?

Nu har jag krånglat och flummat rejält... men det var så logiskt i mitt huvud så det är knappt sant

Nu är det mot skolan jag ska...

heheh coolt med en CPU på 2Ghz som jobbar effektivt med 4Ghz.
Rent teoretiskt är det väl möjligt. Men som sagt så måste nog alla komponenterna i en processor helt göras om. Men tanken är ju helt klart intressant.

Jo, du har rätt, ALUerna på P4/PD är dubbelpumpade, problemet med detta är att det drar betydligt mer ström, vilket skapar betydligt mer värme.

Så jag tror att en DDR-CPU skulle dö av sin egen värmeutveckling gamska omgående, förutsatt att man inte använder kompressorkylning...

10.000+

Boris, du missar en viktig grej..
Alla delar i processorn har fördröjnignar. I dagsläget har de en klockcykel på sig att bli klara, med DDR skulle de få hälften. Alltså skulle processorn klocka hälften så högt. Transistorena måste switcha lika mycket oavsett.

Editen jag försökte göra vid elva som mest blev flum har du här lyckats förklara på några få rader. Attans

Förresten någon som vet vad som händer med Swec vid 11tiden om dagarna? Går killen som håller servern igång på lunch eller? Jobbigt iallafall...

Nu försår jag inte vad du menar.
Men säg att du har en ALU som tar 1ns på sig innan den ger stabilt värde ut. Då går den att använda 1/10^-9 = 1000000000 ggr per sekund, alltså klocka till 1 GHz. DDR klarar den bara 0.5GHz.

Har man bra komponenter i en CPU och vill öka prestandan är det väl bättre att bara höja klockfrekvensen? Enkelflanktriggade saker kräver mindre transistorer också....tror jag, orkar inte ta fram digitalteknikboken.

Grejen med DDR-bussar är att man kan köra lägre klockfrekvens med bibehållen prestanda och därmed minska störningsproblem, det är inget problem i en CPU.

Edit: Flumformulering

Det beror på att transistorerna inte kan switcha snabbare. Om du har en ALU och lägger något på ingången så kommer det att ta en liten stund innan signalen propagerat igenom alla transistorer. Detta beror bland annat på diverse kapacitanser som oundvikligen finns i alla transistorkonstruktioner. Dessa tar tid att ladda upp och således fördröjs även signalen.

Detta går okcså igen i pipelinestegen i processorn. Vid varje klockcykels början har signalerna en period på sig innan de måste ligga på ingångarna till pipelineregistren, redo att klockas in. Gör de inte det kommer exekveringen att bli felaktig. Man inser då också att en processor som opererar på stigande och fallande flank skulle kunna få stora timing/fördröjnings-problem som inte finns vid operation på enbart sigande flank.

Jag skulle tro att förklaringen att en processor är för avancerad för detta koncept är ganska bra, trots allt.

Så bra!

Tack! Jag gör mitt bästa!