För knappt ett decennium sedan sjösatte ARM konceptet Big.Little, där små energieffektiva och stora högpresterande kretsar samarbetar sida vid sida. Tanken är att de små ska användas i så stor utsträckning som möjligt medan de stora endast ska nyttjas vid behov, men också att samtliga ska kunna användas simultant för tungt flertrådade laster.
Det här är ett koncept Intel tar till PC-sidan med processorfamiljen "Alder Lake", som kombinerar upp till åtta stora kärnor av arkitekturen Golden Cove och åtta små av arkitekturen Tremont. Konkurrenten AMD har för att uttrycka det milt ställt sig skeptisk till detta, men nu pekar alltmer mot att de i framtiden planerar följa i Intels fotspår.
I det nyligen publicerade patentet Method of Task Transition Between Heterogeneous Processors beskriver AMD hur arbete fördelas mellan två olika beräkningsenheter, kärnor, och arkitekturer. I traditionella homogena processorer kan en kärna återuppta arbetet från en annan via ett victim cache, som i de flesta moderna processorer är cacheminne på L3-nivå.
I patentet beskrivs istället dedikerad logik för att flytta arbete mellan olika typer av beräkningsenheter. Mer specifikt omnämns ett kommunikationslager, högst sannolikt det AMD brukar kalla Infinity Fabric. Om så blir fallet skulle kommunikationen över de små och stora kärnorna ske på ett liknande vis som AMD:s processorer med integrerade grafikdelar, där processorkärnor och grafikkärnor kommunicerar via Infinity Fabric.
Att fördela arbetet mellan olika processorer kan låta enkelt, men är i praktiken mycket svårt. Vanligt för den här typen av hybridprocessorer är att de stora kärnorna har betydligt bredare designer med stöd för instruktioner som de små energieffektiva saknar. Förutom att göra avvägningar i prestanda måste processorerna således välja vilken typ av kärna som kan utföra, eller för den delen överhuvudtaget har förmågan att utföra, arbetet mest effektivt.
Enligt patentet ska flera olika faktorer avgöra vilken typ av kärnor som används. Bland faktorerna nämns att arbetet flyttas från den ena beräkningsenheten till en annan baserat på förutbestämda tröskelvärden, som belastningen på kärnorna, minnesanvändning, tidsåtgången för beräkningarna hos en enskild kärna och energianvändning. När en sådan bedömning gjorts pausas arbetet för att sedan överföras till den andra kärnan tillika arkitekturen.
Historisk sett har operativsystemet skött liknande funktioner och har även dikterat processorers turbolägen. Detta är dock en i sammanhanget långsam process, varför både AMD och Intel alltmer tagit kontrollen över sådana funktioner. Med Alder Lake introducerar Intel schemaläggning direkt i kislet, Hardware-Guided Scheduling.
I vanlig ordning behöver inte ett patent nödvändigtvis ha en koppling till en faktisk produkt. De senaste veckorna har det dock tisslats och tasslats om att Ryzen 8000-serien "Strix Point" får en hybriddesign, där arkitekturen Zen 5 flankeras av en annan kallad Zen 4D. Huruvida så blir fallet återstår att se, först ska AMD lansera processorfamiljen "Raphael" med Zen 4 och detta väntas ske först i slutet av år 2022.
Källa: Free Patents Online via Tom's Hardware
Stora och små kärnor inte enbart om energieffektivitet
Konceptet Big.Little sjösattes först som ett sätt att pressa ned strömförbrukningen och därigenom ge längre batteritid. Tekniken är numera vedertagen i så gott som samtliga systemkretsar för telefoner och fokus har skiftat från batteritid, till att metoden rentav ger högre prestanda än vad flera stora kärnor hade gjort.
Att öka prestandan i en arkitektur och enskild kärna skalar inte linjärt med den ökade komplexiteten hos en design, utan eventuella prestandaökningar kommer ofta på bekostnad av försämrad energieffektivitet. För att kontra detta används mer avancerade tillverkningstekniker, som väger upp för de nackdelar en mer komplex design för med sig.
Att förlita sig på mer avancerade tillverkningstekniker är inte längre en självklarhet, då kostnaden per transistor skenar och framstegen i energieffektivitet går ned för varje generation. Ett sätt att lösa detta på är just att ackompanjera stora högpresterande kärnor med ett antal mindre, vilket möjliggör för att fortsatt kunna leverera hög enkeltrådad prestanda och inom en given strömbudget med hjälp av de små kärnorna maximera den flertrådade prestandan.
