AMD presenterar HBM-minnet i Radeon "Fiji"

Har inte sett några exakta siffror men vet att de har pratat om en halvering av latensen jämfört med DDR4 vilket inte räcker för att nå L3.

Problemet med många lager cache är att latensen vid en miss blir i stort sätt summan av latensen av alla steg + latens för RAM. Tittar man på Intels modeller med L4-cache (de med Iris Pro, eDRAM fungerar som L4 för CPU) så ger det absolut ingenting i majoriteten av alla program, är helt enkelt för hög latens för att CPU ska kunna dra nytta av det. För GPU-delen vet vi däremot att eDRAM är guld värd.

Samma sak ser man i FX-serien jämfört med APUer, den förra har L3 men väldigt hög latens (~70-80 cykler) och det visar sig i att prestandaskillnaden för CPU-delen är i stort sett noll oavsett om det finns L3 eller ej (finns några fall där det är snabbare utan L3).

Det Intel gjort väldigt bra först i PIII Coppermine och Pentium M (för att sedan tappa bollen med P4) och senare i Core2 och framåt är väldigt låg latens på LLC (Last Level Cache, L2 fram till Core2, L3 i senare modeller) i förhållande till storlek och i förhållande till vad konkurrenterna har. Genomsnittlig latens på L3$ i Sandy Bridge och senare är under 30 cykler (för full-random access vilket är "worst-case", "best-case" är runt 20 cykler), AMD och ARM har ytterst marginellt lägre latens i sina L2$.

Latens mot RAM är i "worst-case" 200-300 cykler (lite beroende på CPU-frekvens då RAM har en effektiv latens runt 60-70ns). När prefetch och andra saker klaffar (vilket är rätt ofta i bra designade "big-core" designer) så kan man få en effektiv latens mot RAM som är långt bättre, Sandy Bridge kommer ner till ca 20ns (60-80 cykler) så länge om man läser från samma "MMU-page" (typiskt 4kB men kan också vara 2MB eller 1GB) och det kommer ner till 7-8ns om man läser sekventiellt vilket motsvarar L3$ latens!

Kul med lite nytt .Dock tror jag det kommer kosta mer en det smakar första året .

Nja, man kan ju åtminstone i vissa fall använda sig av kretsar som inte riktigt håller måttet för toppmodellen, t.ex. en kärna eller två fungerar inte, så man kan "crippla" en quad core-processor till en dual core istället för att slänga den.
Om processen fungerar som den ska med höga yields gäller ju det du säger, med modifikationen att man aldrig säljer de "cripplade" kretsarna med förlust. Får du sålt två-tre kretsar något billigare istället för en med alla funktioner intakta skulle jag tro att du tjänar på det.

Det som framförallt förbättrats vid de senaste krympningarna är "energieffektivitet" vid "typisk" användning. Typisk användning för mobila enheter/laptops är korta perioder av aktivitet följt av en stunds vila. Effektiviteten vid max last har förbättrats ganska blygsamt sedan 32nm, det som har minskat, det rejält, är strömförbrukning i "idle".

Typisk last för en GPU när den kör spel är inte "race-to-sleep", så tror inte man ska förvänta sig att krympningen i sig ger några gigantiska fördelar i strömförbrukning. Vad man däremot kan göra när det går att stoppa in fler transistorer är att öka antal GPU-kärnor och sedan köra dem på lite lägre frekvens, det ger bättre perf/W då man relativt sett kan öka antalet GPU-kärnor mer än man sänker frekvensen med bibehållen strömförbrukning.

Det sagt, 50-100W räcker knappast. PS4/XBO har en faktiskt strömförbrukning under last (110-140W) som pekar på att kretsen de använder har en TDP ~100W. PS4 har en krets som tar upp 328 mm² medan XBO tar 363mm² (eSRAM tar massor med plats). Är alltså rätt stora och därmed relativt dyra kretsar att tillverka, som jämförelse är i7-47x0 177mm² (på 22nm som bl.a. p.g.a. FinFET i täthet motsvarar ~26nm). Uppskattad tillverkningskostnad är $100-150 vilket skulle betyda att mot slutkund skulle man absolut inte se ett pris under $200 om kretsen såldes separat.

4 kärnor Zen kommer vara rejält mycket större än 8 Jaguar kärnor, ovanpå det ska man dubbla storleken på GPU-delen. Du tittar då på en krets som knappast kommer kosta under $300 mot kund (då är det låga marginaler). Med 100W TDP skulle GPU-delen vara extremt TDP begränsad om den har kanske 70-80% högre kapacitet än PS4. Skulle verkligen någon vilja köpa detta?

Nu pratar du CPU:er i höga frekvenser där läckaget är högt. I låga frekvenser så är det som bekant stora energibesparingar.

Precis, GPU:er får högre prestanda/W främst för att de kan stoppa in fler enheter i ett givet effektutrymme. Har inte både AMD och Intel sagt att 14nm ska ge dubblad prestanda/Watt på GPU:er?

Jo jag räknade också att de skulle ha 100W TDP, precis som vanliga APU:er för stationära mao. Dagens APU:er ligger på runt 250mm². Thuban låg runt 350mm² och kunde säljas för 1300:-, Bulldozer låg inte långt ifrån och såldes för 1200-1500:-.

Ja allt det där är sant, skulle bli ett jättechip, i 28nm. Men jag pratar 14nm. 14nm med FinFET vilket motsvarar åtminstone 20nm utan FinFET, tror nog att du kan få 4 Zen kärnor rätt små. Phenom II på 20nm hade varit kring 8mm² per kärna vid rak skalning, Haswell på 22nm FinFET ligger runt 20mm² inklusive L3, uppskattningsvis kring 14mm² utan L3. Vad hade de legat på vid 14nm FinFET? Oavsett vilken modern kärna vi väljer så kommer de ligga en bit söder om 50mm² sammanlagt för en Quad i 14nm. Om det är 8 Jaguar eller 4 Zen kommer inte göra så stor skillnad i chippets totalarea.
PS4:ans krets har fysiskt 1280 shaders vid 28nm, känns verkligen inte orimligt att få in 2048 shaders på betydligt mindre yta till lägre strömförbrukning på 14nm FinFET. Vi kan nog ganska tryggt säga att det handlar om mindre än 250mm² på 14nm. Tahitiprestanda med DX12 är inte fel i en kompakt liten låda bakom TVn.

@Aleshi: Vet inte om Intel sagt dubbel energieffektivitet för GPU på 14nm. Teoretisk flyttalskapacitet minskade faktiskt något i HD5xxx jämfört med motsvarande HD4xxx modell (man ökade bara EU från 20->24, medan frekvens minskades från ~1.1MHz till ~0.9GHz), men HD5xxx är betydligt mer balanserad för det som typiskt krävs vid GPU-arbete så i praktiken är den ofta något snabbare. Skillnaden mellan Broadwell och Haswell är långt mindre än skillnaden mellan Ivy Bridge och Haswell vad det gäller batteritid, vilket pekar på att de förändringar man gjorde i mikroarkitektur vid IVB->HSW var betydligt viktigare än krympningen mellan HSW->BRW.

Vi såg ju också att Nvidia kunde pressa ut fantastiskt mycket ur 28nm mellan Kepler -> Maxwell.

Jämför man Qualcomms Snapdragon 810 (20nm) med Samsungs Exynos 7420 (14nm med FF) så är batteritid väldigt snarlik. Båda kör med samma Cortex A53/A57 CPU (fast Snapdragon 810 har större problem med throttling) och GPU-mässigt är Snapdragon 810 bättre.

Så nog ser det ut som förändringar i mikroarkitektur ger större utväxling än enbart krympning. Naturligtvis ger en krympning en del extra frihetsgrader när det kommer till att effektivisera mikroarkitektur.

Det här ser ut som ett stort och viktigt steg.