AMD planerar sockel med 16 minneskanaler för kommande Epyc-processorer

Förstår fortfarande inte varför de inte inkluderar typ 16GB HBM som L4 Cache eller något annat liknande. Känns som det är mycket de hade kunnat göra med kunskap från både CPU och GPU

Ska bli spännande att deras nya APU-chip för server som kombinerar gpu-chiplets vad det verkar, men det känns som de måste gå över till ARM elller något annat som är långt mer effektivt jämfört med x86, de halkar efter mer och mer i takt med att ARM-chip kommer ut på marknaden

Räknar de inte 32-bit kanaler då? Tekniskt sett är ju varje sticka redan dualchannel på DDR5 till desktop, i så fall är det ju ’bara’ samma bit-bredd som ddr4 erbjudit länge

Notera att detta är ett rykte så man får sitta lungt i båten innan man vet om det är sant eller ej.

Så Epyc gen 5 blir slutet av 2024 och gen 6 blir 2025 eller senare. Troligtvis slutet av 2025 eller under 2026.
I så fall antar jag att åtminstone sjätte generationens Epyc också kommer ha PCI Express 6.0
Men det kanske redan kommer med femte generationens Epyc ?

Som jag förstår det så är MR-DIMMar quad channel, så typ två dual-channel DDR5 tillsammans med en mux som gör att den kan använda alla 4 kanalerna samtidigt till skillnad mot normala ddr5. Tanken är att ha större dimmar så antalet ram-platser är samma (dvs 8 per cpu) för det finns inte mer plats på moderkorten.

Är det nu nvme börjar bli lite meh? Man skulle ju kunna smälla in hela systemet i en ramdisk.