Intel avslöjar detaljerna i arkitekturen Skylake

Kostar 3890 kr på Komplett.
6700k kostar 3990 kr på Inet och Komplett. Som billigast kostar den 3790 kr.
Den kostar alltså lika mycket men har 50% fler trådar och kärnor. Kostar 18% mera än 4790k.
Hur är det inte prisvärt?

Tja.. Jag märkte det extremt tydligt i Battlefield 4. Spelmotorn är duktigt flertrådad. Kör 970 i SLI.

Många gånger jag fick pausa matchen och trycka alt-tab för att börja döda processer för att få upp FPS. Det är inget jag behövt göra nu när jag kör på 5820K. Det finns gott om CPU-kraft kvar till bakgrundsbruset....

..och som sagt var, detta är ju inget man tar hänsyn till i speltester vad jag sett.

Fast det är något helt annat och har noll och inget med tillgången på detaljer om arkitekturen att göra. Det berodde på att folk envist förväntar sig mer än vad som är realistiskt. Vissa har inte insett att vi inte är kvar på 90-talet längre och att vi inte ser prestandahopp på tiotals procent i allmänna tester. Det är rena önskedrömmar idag. I vissa specifika scenarion presterar nyare arkitekturer betydligt bättre än äldre tack vare att de slänger in fler specialiserade instruktioner. Nu var det väl AVX512 som dök upp som kan vara bra för vissa smala saker. Samma personer hade varit exakt lika gnälliga om Intel släppt detaljer om arkitekturen samtidigt som de släppte 6700K.

AVX512 anses tydligen vara allt för nischat och ta allt för mycket transistorer i anspråk för att vara vettigt på konsumentmarknaden, konsumentversionerna av Skylake har därför ej detta. Ryktet säger att Xeon E5/E7 kommer få AVX512, där är det mer vettigt och i så fall riktat mot HPC. AVX512 används även på Xeon Pi.

Beslutet kring AVX512 är nog inte helt fel, på konsumentmodeller finns ju alltid en iGPU och flyttalsprestanda gick ju upp en hel del där detta generation. Är inte hundra på hur det förhåller sig om man har en stationär dator, men på bärbara med Nvidia Optimus går det i alla fall att använda dGPU för grafik samtidigt som man använder iGPU för t.ex. Open CL, DX12 ska ju också ha stöd för användning av asymmetrisk GPU-konfiguration (t.ex. en stark dGPU som sköter majoriteten av rendering och en iGPU som t.ex. sköter post-processning, få se om det kommer användas...).

Inte för att OpenCl på iGPU och SSE/AVX är direkt utbytbara, men är i alla fall snarlika problem de är användbara för.

Det som faktiskt dök upp i Skylake är

• MPX gör att saker som Heartbleed kan undvikas

• ADX introducerades i Broadwell men är mer komplett i Skylake, optimerar beräkningar med godtyckligt stora heltal

Nu när informationen om Skylakes mikroarkitektur och HW-design är mer känd kan man konstatera det som alla borde förväntat sig vid det här laget: majoriteten av alla optimeringar i kretsen kommer främst gynna modeller med låg TDP, t.ex. så ska "turbo boost" vara rejält förbättrad vid låg TDP. För att avgöra om Intel lyckas med vad man försökt med så ska man främst bedöma Skylake efter modeller som Core M och U-serien.

E-serien kan få en hel del nytt. Även om Xeon E5/E7 (E-serien är baserad på Xeon E5) använder samma CPU-kärna i grunden så skiljer sig design från L3 och utåt helt hel del mellan konsument och server. För Xeon så planeras tydligen en rejäl uppgradering, likt den som Nehalem fick på sin tid. Det normala är dock att Xeon E5 lanseras runt ett år efter konsumentversionen på samma CPU-arkitektur, så inget vi får se i närtid...

AMD, ARM, IBM, Intel och Oracle har alla en latens på 3-4 cykler (3 på lågt klockade modeller, 4 på högt klockade) på L1. Orsaken får du skylla på saker som att det finns en övre gräns för hur fort signaler kan breda ut sig.

Vad det gäller bandbredd i cache så dubblade Haswell L1/L2-bandbredden, i praktiska tester såg man att L1 verkligen var dubbel medan L2 visade något mindre i praktiken. Mätningar som är gjorda visar att Skylake fått rejält mycket högre L2 bandbredd, nu verkar man i praktiken nå den fördubbling som i teorin fanns med Haswell. Resultat för konsumentprogramvara: någon procent extra, dessa program är helt enkelt inte begränsade av bandbredd utan latens.

Intel har högre L1/L2 bandbredd per CPU-kärnan än någon annan tillverkare, varför sitter alla andra och håller på den punkten om det är lätt att öka? Intel har också långt lägre latens i L2 jämfört med AMD, Oracle och de flesta ARMar. IBM POWER8 och eventuellt Apple A8 (ingen vet med säkerhet och är ju enklare att ha samma latens i cykler här då klockfrekvensen är <=1.4GHz) är den enda på samma nivå.

Latens och storlek på cache är stark beroende, det åter igen p.g.a. övre gräns för signalers utbredningshastighet. Större cache ger högre latens så det skulle _sänka_ prestanda om man kraftigt ökade storleken på L1. Av allt att döma ser ju Intel-kretsar med eDRAM ut att bli allt vanligare framöver, i Skylake kan eDRAM användas till många fler saker än tidigare.

Men vad det gäller hastighet på cache så tvivlar jag väldigt starkt på att det är "låååååångt" kvar till vad man skulle kunna göra, tror tvärt om att Intel använder de absolut senaste de har här då deras främsta styrka har varit just världsledande cache design ända sedan Coppermine tiden. Som exempel så ser Silvermont chanslös ut mot Jaguar och ARM Cortex A15/A57 om man enbart tittar på mikroarkitektur, ändå hänger den med väldigt bra och det enda som är signifikant bättre är L2-cache designen.

Samma sak med branchpredictors. Dels är det en punkt som Skylake förbättrar något, men även här är IBM och Intel minst ett steg före alla andra

Du tror inte ARM, Apple, IBM och Oracle anstränger sig (tittar vi bara på egenskaperna hos cache är mikroarkitektur irrelevant)? Har du sett prislapparna på IBMs och Oracles CPUer, lär finnas möjlighet att stoppa in all känd teknik där oavsett vad det kostar...

Och det fundamentala problem är signalers utbredningshastigt (då flaskhalsen främst är latens), du kan hitta massor med forskare som kan förklara detta och tror inte de går Intels ärenden.

Spelar ju ingen roll om det är x86 eller något annat när man tittar på saker som cache-design, branchpredictors och liknande då det är samma fundamentala problem. Poängen är att Intel även jämfört med dem är ledande.

Grafen löser inte latensproblem, däremot kanske det gör det möjligt att öka frekvensen vilket i sin tur lyfter bort det hårdaste hindren för högre enkeltrådprestanda. Man har i princip nått världens ände vad det gäller IPC, finns inte så mycket parallellism kvar att extrahera ur enskilda instruktionsströmmar.