RAM: Högre latens efter mer minne?

Vad har minnena för rank? Det kan vara att du förlorar några ns pga att den måste byta minnesbanker.
Ska tilläggas att faktiska prestandan är minimalt påverkad då det är mycket annat som spelar in i scenarion som spel mm.

Det är nog rätt normalt. Om du ska optimera för hastighet vill du ha så få single-rank minneskretsar som krävs för att ha en på varje minneskanal. Det kan mycket väl innebära att du inte kan använda så mycket minne du skulle vilja, och då behöver du räkna på om du har mer fördel av det extra minnet eller av den lägre fördröjningen.

I och med att bara ett minne per kanal kan aktivt skicka eller ta emot data, och minnena i sig är slave devices så måste minneskontrollern aktivt besluta och signalera vilket minne som ska vara aktivt. Detta ger såklart högre latens, dock har jag ingen aning om hur mycket högre.

Utan att kunna kalla mig expert får du som jag uppfattat det dual rank-egenskaper när du sätter två single rank-kretsar på en minneskanal, precis som Tobi antyder ovan. Du kan inte läsa/skriva data på båda armarna på T:t i din topologi samtidigt.

Det löser det inte , det avhjälper det något men du måste fortfarande byta bank vilket tar tid.

Det är inte orimligt att det är just detta byte som tar 3.2 ns, en cycle eller två bara ju troligen och i linje med hur lång tid det faktiskt bör ta att kontakta en ny bank dvs det är kontrollchipet som tar extra tid, inte ram modulerna i sig

Det är just det: Det blir aldrig *parallellt* utan fler minneskanaler. Sekventiella operationer kan gå snabbare för att nästa krets redan ligger redo att ta emot eller lämna ifrån sig data när kontrollern anser att det är den kretsens tur (tänk RAID0), men att slå mot två kretsar på samma kanal kommer fortfarande kräva att kontrollern växlar till den andra kretsen mellan operationerna.

Mycket intressant! Tack!
Då ska jag istället säga att jag inte har någon plausibel förklaring till fenomenet du ser.

Det stämmer, kontrollen måste komma åt banken, den har en T tid att växla oavsett, testet du länka kan ha att göra med att han från börjar har längre access tid, därav blir skillnaden mindre för annan overhead påverkar parallellt men den ökar inte lika mycket.

Du kommer inte runt att det tar tid (även om det är extremt kort tid) för transistorer mm att ändra sig, det beror även på hur din kontroller är designad men helt runt det kommer du inte.
Du tar dock igen mycket med att bankerna kan ladda fram datan innan access vilket kompenserar och i vissa fall är gynnsamt.

Edit:
Om vi antar att minnena är identiska och kapabla till samma access tider, T tid, cycles vad du nu vill mäta med så är det mest största säkerhet att variationen sitter i kontrollen för RAM, 3.2ns är en rimlig tid för ett bank byte och hur parallellt saker än kan vara i datorer idag är det alltid en fråga om vart inte när något måste ske i sekvens och därmed seriellt.
Interleaved är just "flätat", en efter en men optimerat för att inte behöva göra setup och write/read på en ny bank utan kan köra setup innan, bytet måste fortfarande ske. Runt detta har du andra delar av systemet som gör saker samtidigt, dessa måste också bli klara och ske i en viss ordning. Ju tightare du har dina accesser ju mer kommer du se skillnad när något blir "långsammare".

Man kommer inte runt att chipen har vissa begränsningar, ett dyrare kontrollerchip kanske ser mindre skillnad, tricks kan minimera så som Interleaved som gör att access kan ske snabbare då man slipper vänta på datan när man byter bank men bytet tar fortfarande tid.

Edit2:
Det är därav du har som regel högre timings på snabbare minnen, för själva chipen på RAM-stickan har en fysisk begränsning på hur snabbt de kan göra vissa saker. Så timings på 16c betyder inte samma sak på 3000Mhz som på 4000Mhz då 16c är just cycles.