Intel Core i7-4770K och i5-4670K "Haswell"

Det här är ju något som diskuterats tidigare (får se om jag kan hitta den tråden), men varför testar ni inte med bästa möjliga grafikkort, dvs Titan (och om ni nu inte har det liggandes på redaktionen, så åtminstone Geforce GTX780)? Nu agerar ju 7970 "flaskhals" i princip i alla speltester i 1920x1080 (förutom Civ5) och ni testar ju av den anledningen också i lägre upplösning, men speltesterna i 1920x1080 blir ju rätt meningslösa att titta på och skillnaden hade ju åtminstone blivit något tydligare där med ett Titan/GTX780 (och definitivt än mer tydliga i 1366x768).

1. Du sväljer det Oracle skriver allt mycket rakt av. Majoriteten av de "världsrekord" som man satt med T4 är gjorda intern hos Oracle och man har inte gjort testerna allmänt tillgängliga.

2. Det är extremt smala områden där du faktiskt få 100% förbättring mellan SPARC versioner, Intel skulle mycket väl kunna göra ett test som kopiera en 256kB area och hävda att Haswell är 100% snabbare än Ivy (du använder då L2 cachen som är dubbelt så snabb), man skulle även kunna göra test som använder FMA eller långa serier av fmul (eller motsvarande SSE/AVX instruktion) som också går dubbel så snabbt då HSW kan utföra två flyttalsmultiplikationer per cykel medan IVB bara kan utföra en fmul (man kan påbörja upp till 3 flyttalsoperationer per cykel både i IVB och HSW, men bara 1 kan vara fmul på IVB).

3. Jämfört du Westmere versionen av E5/E7 Xeon mot Sandybridge versionen så är den senare upp till 80% snabbare på vissa server-laster, så du gör en fail när du jämför desktop mot server

Men absolut viktigaste: det är ju lite lättare att bättre på prestanda från T3->T4 då T3 blir totalt krossad av Intels CPUer vad det gäller rå heltal och flyttalsprestanda. En 16-kärnors / 256-trådars T3 @ 1.65GHz är ungefär lika snabb som en 4-kärnors / 8-trådars Core i7 2600 @ 3.4 GHz, vad tror du prisskillnaden är?

Visa innehåll

Dold text

Övergången från T3->T4 är första gången IPC inte suger så brutalt i den CPU man startade med att man fick ju halvera antalet CPU-kärnor i topp-modellen av T4 jämfört med T3 då man nu får samma problem som Intel/AMD/IBM brottas med (då de har brutalt mycket bättre IPC/CPU-kärna i sin CPUer): det finns ingen cache eller RAM som är snabbt nog att leverera data i den takt som behövs för det antal CPU-kärnor dessa server CPUer har.

Riktigt bra artikel!

Saknar bara en sak: ser inte att TSX nämns (riktigt bra artikel om detta).

Inser att TSX är något som kanske är lite väl tekniskt att beskriva för en bred publik, men skulle säga att undantaget förbättringarna för mobila enheter, så är TSX den mest intressanta nyheten i Haswell. Väldigt förenklat kan man beskriva TSX som en finess som gör det, för programmerare, väldigt svåra jobbet att skriva program som har potential att skala väl över flera CPU-kärnor betydligt lättare.

Tar man t.ex. en hash-tabell som är implementerad med s.k. closed-addressing, fix antal "hinkar" där man använder hash värdet som index i och varje hink har ren länkad lista där man lägger element som har ett hash-värde som motsvarar den hinken, så skulle man idag nog välja ett lås per "hink". Problemet med att använda flera lås är att så fort man måste göra något som atomärt kräver access av flera hinkar så måste man ta mer än ett lås. Dessa lås måste tas i en fördefinierad ordning annars innehåller programmet ett potentiellt dead-lock (man kommer vänta på något som aldrig kommer hända och programmet "hänger" sig). Ett annat problem är att ta/släppa lås är dyra operationer.

I Haswell med TSX kan man lägga ett lås över hela hash-tabellen och HW kommer reda ut om två (eller flera) trådar som samtidigt kör inom låset gör något som "krockar". Om de inte gör det, vilket händer i nära nog 100% om koden är vettig, så kommer alla kunna köra med låset "taget" samtidigt och man får väldigt bra parallellism genom sin hash-tabell. Krockar två trådar så kommer HW "flytta tillbaka tiden" i programmet och man kör om koden på ett sådan sätt som dagens CPU gör, d.v.s. bara en CPU-tråd kan köra inuti låset.

Tyvärr saknar Windows ännu stöd för TSX (man kan dock lägga till det själv), men Linux har redan stöd i sitt standardbibliotek för trådar/lås så redan existerande program kan dra nytta av TSX!

För min del hade de lika gärna kunnat hoppa över Haswell. Prestandahöjningen överlag är pinsam. Drar lite mindre ström i idle. Wow. Har lite bättre integrerad skitgpu. Upphetsande.

100% inom specifika områden är inte ovanligt för Intelprocessorer heller. T.ex. är Haswell 100% snabbare eller mer jämfört med Ivy Bridge när det gäller vektoroperationer där man fullt ut kan utnyttja 256-bitars register. Här är några exempel på assemblyfunktioner jag har skrivit för Haswell (siffrorna är Haswell AVX2 vs Haswell non-AVX2, jämför man med Ivy Bridge blir prestandaökningen ännu större):

Meh kommer behålla min 3570K ett tag till

Så är det tyvärr, "K" modellerna saknar TSX (möjligen även andra modeller).

Det positiva (om man nu kan kalla det så) är att program kan relativt enkelt skrivas så att de fungerar både om TSX finns och om det inte finns. En specifik finess i TSX som kallas "lock elision" är till och med binärkompatibelt ner på maskinkodnivå, på en CPU utan TSX så kommer det bli som om det stod nop (en assembler instruktion som inte har något effekt, no-operation) och på en med TSX så får man fördelen av att HW hjälper till med skalbarhet.

Denna egenskap kommer förhoppningsvis leda till att TSX börjar användas nu direkt. Tittar man på SSE och nu AVX så tar det ofta många många år innan finessen får så pass stor spridning att man kan förutsätt att alla som har behöv att köra ett program som är så pass prestandakrävande att SSE/AVX är vettigt också har en CPU som har stöd för SSE/AVX. AVX kommer kanske få en kick-start nu när både PS4 och X1 har stöd för AVX (dock inte för AVX2...).

Har själv haft en i5-4670T sedan februari i år, den har i alla fall TSX. Tyvärr har jag haft mindre tid än jag hoppats till att faktiskt testa vad TSX är kapabel till, men det lilla jag har hunnit med verkar riktigt lovande