Intel avslöjar detaljerna i arkitekturen Skylake

Vänta då

Den bild som finns i artikeln som bl.a. visar att per-hypertråd-köstorlek + att en kapaciteten för totala antalet operationer "in-flight" ökat är nog förklaringen till varför saker som redan tidigare visat sig kunna dra bra nytta av hyperthreading är de som verkar se största förbättringarna i Skylake, t.ex. detta (notera hur nära 6700K ligger åttakärniga 5980X här, kompilering är något som skalar väl med antal kärnor och riktigt bra med HT)

Det mest intressanta som sades om Skylake igår, framförallt i ljuset av detta, är att Skylake kan använda eDRAM till flera saker än tidigare modeller. Numera kan eDRAM användas av alla former av I/O-enheter, inte bara Intels iGPU. Detta har potential (ska bli intressant att se tester här) att ge lite samma effekt som DDIO ger på Xeon E5/E7, effekten där har varit att maxkapaciteten på antal I/O-operation per sekund har upp till fördubblas (i t.ex. 10Gbit/s NICs där man teoretiskt kan nå 14 miljoner IOPS i varje riktigt per nätverksport).

För den som springer ut och köper något trots att den vet att full information kommer senare har inget ansvar alls för sina handlingar? Det här är ju ett helt fabricerat problem. De allra flesta som köper en ny CPU har ingen aning om vad allt det som står i artikeln betyder och de bryr sig inte heller. Det som är relevant är hur den presterar. Det här är mest intressant för utvecklare som vill optimera för plattformen och hårdvarutillverkare som vill veta vad som finns för deras produkter. I vilket scenario är någon som köpte en Skylake förra veckan nu ledsen för att informationen kom idag?

Du menar som i princip alla ARM-baserade prylar du köper där du _aldrig_ kommer få reda på de flesta detaljer, i alla fall om tillverkaren är Apple, Qualcomm eller Samsung?

AMD och Intel är faktiskt unika i hur pass mycket information de ger ut kring sina CPU-designer.

Jag tycker att ni misstolkar mitt inlägg. Det jag vill ha sagt är att det är lite skumt att publicera spec först efter släpp. Att de flesta inte bryr sig är irrelevant då informationen borde finnas där för de som gör det. De flesta bryr sig inte om innehållsförteckningen på mat de köper heller men det vore en dålig ursäkt för att plocka bort den. Det handlar inte vad folk bryr sig om utan vad man rimligen borde kunna avkräva ett företag, i min mening.

Jag har alltid saknat benchmarks för kompilering i cpu-tester, så detta var väldigt intressant! Skylake blev plötsligt mer intressant för min del.

Man benchmarkar tydligen aldrig "verklig" gaming.

Oftast har åtminstone jag en hel del processer som samtidigt rullar i bakgrunden, såsom skype, chrome osv. osv.

Det finns såldes 2 kärnor ytterligare för övriga processer att använda sig av och JAG märkte stor skillnad i spel när jag gick från fyrkärnig till sexkärning CPU.

Vad man rent tekniskt gjort är att ändrat logisk placering av eDRAM, tidigare var det kopplat till L3-cache och användes som en L4-cache (från CPU-sidan, används faktiskt som en L4 även från GPUn då den har egen L1-L3 cache), numera sitter den kopplat till minnesbussen. Står lite om just detta i denna ArsTechnica artikel

Detta betyder att eDRAM-kontrollen ser _alla_ minnestransaktioner på Skylake, även de transaktioner som sker via DMA från PCI-enheter. En viktig praktisk konsekvensen av detta är att eDRAM alltid kommer vara cache-koherent, normalt sett så måste regioner man använder för DMA på något sätt invalidiseras i CPU-cachen då de transaktionerna sker utan att CPU-delen är involverad.

Nu är min gissning att effekten inte kommer vara jättestor för just GPUer och därmed inte heller påverka spelprestanda, men bäst att invänta tester innan man säger något med säkerhet... Vinsten blir nog främst att läsning/skrivning från enheter som ofta producerar/konsumerar data från program (disk I/O, nätverk I/O, etc) kommer ske snabbare och är rätt säker att Intel främst gjort detta för att spara ström. Om latensen att starta/slutföra en I/O-transaktion minska kan CPU-delen snabbare gå till en low-power-state -> drar mindre ström + att det möjliggör mer turbo-boost för de delar som är aktiva (väldigt viktigt för modeller med låg TDP).

För att jämföra med DDIO: anledningen att detta ger en sådan boost är bl.a. att man kan köra DMA till/från L3-cache i CPUn. Normalt sett går DMA enbart mot RAM, något som då betyder att läsa/skriva sådant tar lång tid då det inte ger cache-hit. Effekten eDRAM i Skylake kommer inte ge samma boost då eDRAM har både lägre bandbredd och betydligt högre latens jämfört med L3-cache, men det borde vara lite samma typ av saker som får en boost.

Vad det gäller latens i övrigt hade man en demo för att visa hur man sänkt latens mot ljudenheter. Detta hade inget att göra med eDRAM, utan verkar vara i någon annan del av kretsen. Det man demonstrerade var något form av musikskaparprogram som kördes under Android.

@yoshman
Tack för ett bra svar. Du berikar forumet med dina inlägg måste jag säga