Samsung presenterar 3-nanometersteknik med ny transistordesign

En reducering av kretsyta med 45% borde ju rimligtvis betyda att man går från 7nm till 5nm om jag räknat rätt (inte för att siffrorna har något med verkliga mått att göra...). Det känns lite som att tillverkarna tävlar i vem som först kan komma ner till 1nm utan att skämmas allt för mycket över namngivningen.

Jo, det verkar vara en väldigt FET process

Frågan är om detta är en process som lämpar sig till typ desktop/server-cpu:er eller om det är mindre, enklare kretsar.

De pratar ju om AI och HPC i videon, vilket i dagsläget i princip betyder GPU (Compute på GPU) och Server.

"FinFET var ursprungligen lösningen för att krympa tillverkningstekniken bortom vad den traditionella planära transistortekniken tillät, något Intel använde för att kunna gå ned till 22 nanometer med Ivy Bridge och som bland annat TSMC följde upp med på 28 nanometer"

För TSMC, var det inte så att 16nm var deras första nod med FinFET? Och att den noden var egentligen deras 20nm med FinFET?

Kan vi inte bara börja ange transistortätheten? Välj ett namn som inte innehåller 'nm'.

Visst, en kvadrat där sidorna är 7 av valfri enhet blir 7² = 49 i area. Minska arean med 45% så får man 49 - 49×0.45 ≈ 27, √27 ≈ 5.2.

Att gå från 7nm till 3nm borde egentligen krympa kretsarean med runt 83%, om det faktiskt innebar att alla kretselement krympte med motsvarande mängd. Men nm är ju egentligen inget mer än marknadsföring nu för tiden, och har ingen direkt anknytning till t.ex. transistorstorlek. Att de kallar denna för 3nm beror troligtvis bara på att de redan använder 5nm för andra tekniker, och att gå ner till 4nm skulle inte vara tillräckligt imponerande.