Samsung hoppar över tillverkning på 4 nanometer

Det är stora doningar vi pratar här

De har hittat det nya skjutmåttet.

Det är väl samma som att Nvidia skippade 300 serien eller 8000 serien? Flyttar marketing ett steg för att ’ligga före’...

Måttet anger transistorgrindarnas längd så det är inte helt påhittat men håller med att det inte säger hela sanningen ...

@Bulan75: En gång i tiden så var det så ja. Men idag så har *nm inget att göra med längden på transitor gate eller liknande, utan det är bara ett namn på en tillverkares tillverkningsprocess.
Exempelvis så är Intels "10nm" jämförbar med tsmc och samsung "7nm" process.
https://www.pcgamesn.com/amd/tsmc-7nm-5nm-and-3nm-are-just-nu...
https://en.wikipedia.org/wiki/7_nm_process
https://en.wikipedia.org/wiki/5_nm_process

Det har inte stämt sedan 32/22nm någonstans

Grindarna har ökat i storlek sedan dess!

Samma designregler har alltid gällt då dom måste följa fysikens lagar, så att säga En gång i tiden så var det så ja. är bara nonsens utan verklighetsförankring.
En def på nod är en def av minsta möjliga struktur, om det är en gate längd eller bredd, eller kanske en ledningsbredd, so be it...
Man kan lite löst säga att en nod på 7 nm eller 5 nm till viss del anger förhållandet mellan dessa, men endast om exakt samma teknik/material/struktur används.
Ändras ett material så att dielektricitet som ex. förändras så måste även strukturen (storlek/yta) ändras för att kompensera.

För en viss förståelse så är här en rätt lätt förklaring given.

Missa inte i slutet:
Feature size
The physical size of the features that can be created in a design, often used as a rough synonym for process node.

Var troligen orsaken till Intels problem med 10 nm, då dom försökte att skala ner strukturen kraftigare än vad som var möjligt på deras 10 nm process.
Av vad jag förstått så har Intel lättat på målet och skalat upp en del...

Designreglerna må vara de samma, men namngivningsregler kan ändras och behöver inte följa fysikens lagar.

För att citera Wikipedia:
"Since 2009, "node" has become a commercial name for marketing purposes that indicates new generations of process technologies, without any relation to gate length, metal pitch or gate pitch.[12][13][14] For example, GlobalFoundries' 7 nm process is similar to Intel's 10 nm process, thus the conventional notion of a process node has become blurred.[15] Additionally, TSMC and Samsung's 10 nm processes are only slightly denser than Intel's 14 nm in transistor density. They are actually much closer to Intel's 14 nm process than they are to Intel's 10 nm process (e.g. Samsung's 10 nm processes' fin pitch is the exact same as that of Intel's 14 nm process: 42 nm)"

https://en.wikichip.org/wiki/technology_node

Finns inget som är så litet som 5/7/10nm och inget som stämmer med det du säger (längre)

Innan fin-fet och andra moderna saker stämde det dock jättebra, med det gick över för flera år sedan

Fritt saxat en bit av det relevanta:

Meaning lost[edit]
At the 45 nm process, Intel reached a gate length of 25 nm on a traditional planar transistor. At that node the gate length scaling effectively stalled; any further scaling to the gate length would produce less desirable results. Following the 32 nm process node, while other aspects of the transistor shrunk, the gate length was actually increased.
With the introduction of FinFET by Intel in their 22 nm process, the transistor density continued to increase all while the gate length remained more or less a constant. This is due to the properties of FinFET; for example the effective channel length is a function of the new fins (Weff = 2 * Hfin + Wfin). Due to how the transistor changed dramatically from how it used to be, the current naming scheme lost any meaning

Vad dom beskriver på Wikipedia är att en gate som ex. hos Intel på 14 nm är i storleksordning av TSMC's eller Samsungs 10 nm.
Som jag tidigare skrev "fysikens lagar" som då definieringar storleken på en gate för att som ex. att gaten måste ha en viss storlek för att övervinna/hantera strökapacitans. Ju högre kapacitans, ju långsammare on/off (stig och falltid) som i sin tur ger att kretsen drar mer effekt.

För att kompensera den effekten och uppnå snabbare stig- och fall-tid så har gaten blivit större, fastän den totala storleken har minskat.

På Wikipedia så förefaller fokus ligga på gate storlek, vilket inte är detsamma som nod.
Det skrivs ju: without any relation to gate length, metal pitch or gate pitch

Vilket är helt naturligt, för skulle dom följt i skalning så skulle vi fortfarande suttit med kretsar på 1 MHz eller liknande.

Hmm... 25 nm stämmer inte, åtminstone inte om man ska tro Intel som skriver "The transistors in this work feature 1.0nm EOT high-k gate dielectrics with dual workfunction metal gate electrodes and 35nm gate lengths."
Källa (PDF): http://download.intel.com/pressroom/kits/advancedtech/pdfs/VL...

Men oavsett så borde ju då Intel ha kallat noden för just 35 nm.

Sen så sade jag inte, utan hänvisade till vad som skrevs i länken där förhållanden mellan olika byggelement beskrivs. Dom tar upp byggförhållanden gällande resistorer och kondensatorer som ex.

Att gaten inte minskar är rätt naturligt då aktiva element såsom en fet har inbyggd kapacitans, något som då påverkar byggstorleken på gaten. En mindre gate = långsammare krets.
Därav att man byggde gaten på höjden for att fortfarande kunna skala ner ytan och bibehålla och/eller öka hastigheten.
Trenden nu är att gå över till flera mindre gates och med det få till en större yta.

Något som även sägs i det du saxade: while other aspects of the transistor shrunk, the gate length was actually increased.

För FinFet så är ju def, Weff = 2 * Hfin + Wfin, liknande def. finns även för andra geometrier, grundmålet är att få en så stor yta på gaten så liten substrat yta som möjligt. Allt för att förbättra stig- och fall-tider som i sin tur gör kretsen energieffektivare. Och även snabbare.

Vi kan som ex. ta en länk från samma källa WikiChip som säger att TSMC's N7, N7P, N7+ node har minsta storlek av 6 nm, vilket då är Fin Width under rubriken Industry
Källa: https://en.wikichip.org/wiki/7_nm_lithography_process

Så nog finns det något som är så litet som 6 nm
Om man nu ska tro på WikiChip...
.

Det är dock inte ’fin width’ som någonsin menats när man beskrivit noden 7nm, och det spelar ingen roll. 12nm från TSMC var ju mer som 16nm+ eller något. Siffrorna betyder inget längre, eller så ändrar de betydelse för varje ny ’nod’ och har alltså ingen roll i att jämföra saker. Transistorerna är extremt mycket större (olika beroende på vilken typ som mäts såklart).

Mycket mer intressant att titta på densitet per area och andra saker som faktiskt skalar mellan generationer och är jämförbara mellan olika tillverkare

@Bengt-Arne: Vad i mitt påstående om"En gång i tiden" saknar verklighetsanknytning?
"Historically, the process node name referred to a number of different features of a transistor including the gate length as well as M1 half-pitch. most recently, due to various marketing and discrepancies among foundries, the number itself has lost the exact meaning it once held."
från https://en.wikichip.org/wiki/technology_node

Tycker det passar väldigt väl ihop med mitt påstående.

Jag tror han missat poängen och bara vill argumentera för sakens skull. Det fanns en specifik betydelse med nodens siffra, men den parametern som den ursprungligen betydde har slutat minska. Det är precis så enkelt.

Densitet är det mest relevanta måttet nu, nodens nummer betyder väldigt lite

Det har varit många jämförelser där Intels 10nm skall motsvara TSMCs 7nm, men med tanke på alla Intels problem med just 10nm är det då verkligen så att Intels försök på 10nm hade motsvarat TSMCs 7nm men vi vet ju idag att dom backat med sin 10nm så vad gäller för en fungerande Intel 10nm vs TSMCs 7nm?