Hur litet? Låt oss räkna med RDNA2 först.
Jag använder siffrorna från 5700XT för att estimera storleken på vad de slänger ut. Jag kan även tillägga att de två minneskontrollerna verkar ta upp 15mm^2 för 5700XT. Jag vet inte om det är samma för RDNA2.
En 6900XT med 128MB infinity cache (93mm^2) , 8st 32-bitars PHY (56mm^2) och 2 minneskontroller (15mm^2) blir det totalt 164mm^2 av ~520mm^2, eller ca 32% av kretsytan. Om de haft 256MB infinity cache så hade det blivit 257mm^2 , och 512MB så hade det blivit 443mm^2 (!!!). Det är större än resten av kretsen som är (520-164)= 356mm^2. De kommer sannolikt att välja något av de senare två alternativen för RDNA3 (t.ex Navi31 eller Navi32. Kanske skalar de ner MCD:n till Navi32, eller byter från säg HBM till GDDR6, eller har en annorlunda bus just in case, t.ex 384-bitars för Navi31 och 256-bitars för Navi32).
Vilket spann Navi31 och Navi32 skulle ha för CUs är i dagsläget osäkert. Men låt oss anta för en stund att det speglar dubbla RDNA2 idag. Så Navi31 skulle vara 160, 144, 120 (2x80, 2x72 , 2x60). Navi32 skulle vara 80, 72, ... osäker på den tredje men kanske 64? (2x40, 2x36, 2x32). Det finns säkert jättemånga sätt att göra det på (speciellt om vissa är en chiplet med en stor minneskrets), men jag valde just den här uppdelningen, även om jag är rätt så obekväm med spannet mellan 120CU och 80CU (men det är procentuellt inte större än avståndet mellan 6700XT och 6800, och prestandaskillnaden är mycket närmare än vad antalet beräkningsenheter kommer att ge sken av. Av den anledningen förkastar jag inte idén helt). Navi33 skulle täcka in biten under det , och Navi34 biten under Navi33. Idag så finns inga officiella uppgifter om kretsarean för Navi22, men ~315-340mm^2 lär den väl hamna på.
Kom ihåg att vi har nodbyte(n?) till RDNA3, så siffrorna häröver kommer att vara mindre i verkligheten. Jag skrev bara ut dem så att vi har något att relatera storlekarna till. TSMC säger att deras 5nm har 1.84x så hög densitet som 7nm. Men det är inte alla saker som skalar väl, så man får inte ut exakt den siffran. MI-50 har t.ex 58% högre transistortäthet än Vega64, trots att de säger att noden har 100% så hög densitet. Med samma skalning skulle vi se en 40CU RDNA3 landa på en storlek runt 235mm^2. Det är lägre area än t.ex 5700XT. Jag vill även notera att transistorer per mm^2 är långt ifrån vad vi ser i grafikkorten än vad de skriver ut att tillverkningsprocessen har.
Men det är ju förstås ett antagande. Vem säger att Navi33 och Navi34 måste vara på TSMCs 5nm? Kanske vore det bättre för AMD om Navi33 och Navi34 tillverkades helt hos Samsung? Sure, kanske de blir större och har lägre prestanda, men större tillgänglighet och lägre kostnad. Jag tycker den tradeoffen inte hade varit så illa, speciellt om vi kollar på situationen idag.
Kom ihåg att det jag ger är bara en spekulation och inget av det jag säger behöver bli sanning. Jag slänger bara ut en massa idéer att tänka på. Jag har förmodligen missat 1 miljon saker när jag skrev det här dock.
