AMD Ryzen får sex kärnor – toppmodellen går i upp till 4,0 GHz

Att TDP inte ska multipliceras med två är jag 100 % med på. Skrev däremot fel ovan! TDP är naturligtvis för hela paketet, inte bara för kretsen. Paketet kan innehålla flera kretsar, ett modernt exempel är t.ex. 5775C och C2Q är ett annat exempel med två kretsar i ett paket.

Ryzen är en både en octacore krets och en octacore CPU. Men C2Q är absolut också en quad-core CPU.

För oss som skriver prestandakritisk programvara som ska köras på många CPU-kärnor är det dock i vissa lägen en relevant skillnad på den logiska uppbyggnaden av kretsen. I både Windows (Win32) och Linux (sysfs) kan man därför få information kring hur olika CPU-kärnor hänger ihop i cache-hierarkin.

Ur den aspekten är t.ex. i7-6900K en åttakärnig CPU med två trådar per kärna, C2Q är två stycken dual-core ytan SMT medan SR7 är två quad-core med två trådar per kärna.

I de flesta fall kan man helt ignorera denna logiska skillnad, men i de specifika fall där det spelar roll är C2Q och SR7 två st separata delar, medan Phenom X4 och Core-serien är en sammansatt del.

I vissa fall är det svårt att göra speciellt mycket åt skillnaden ovan, men finns ändå en relevant påverkan för prestanda. Det vanligaste exemplet här är data som läses/skrivs från mer än en kärna. Sådant data måste skyddas på något sätt, typiskt med något form av lås. Kostnaden för att ta/släppa låset är kraftigt beroende av kommunikationslatens mellan kärnor, så blir viss asymmetri (västligt dyrare att ta låset om det senaste äges av en CPU-kärna i ett annat kluster).

Vilken annan relevant aspekt finns det än hur man måste agera när man vill köra sina program på kretsen? En CPUs enda uppgift är väl ändå att köra programvara?

Och viktigast: i de flesta fall spelar ovan ingen roll!

C2Q var en MCM och hade ingen annan interconnect än RAM (Intel hade helt enkelt inga andra alternativ). Zen är nativ och har point to point on-die. Infinity Fabric är alltså inte bara externa bussar som rör sig mellan olika controllers, utan också ett internt "mesh" i Zen-arkitekturen som det är officiellt sagt. Detta kan innebära att Zen (och Vega) har mycket sofistikerad interconnect och nödvändigtvis inte går via RAM på konventionellt vis. Får se närmare lansering eftersom AMD inte vill ge några som helst fler detaljer ang detta.

Du skriver upprepningsvis "som har 2 cpuer i en" när det absolut så inte är fallet. Sen hur du kan spekulera om 95W TDP x 2 eller vart du fått det ifrån är för mig ett under... Är inte bitter men du greppar inte när man sagt ifrån tidigare i Zen tråden och tom citerar dig med ett svar. Jag är hjälpsam och trevlig.

Vilka är folk? :S

Mycket intressanta inlägg av Yoshman och Enigma. Oerhört uppskattat från min sida.

Skickades från m.sweclockers.com

TDP har inget att göra med om CPU'n är monolitisk eller inte. Specificerad effekt är för en hel SKU, dvs vad som sitter per socket. Har aldrig vart något annat heller. Zen är en monolitisk design med 8 kärnor, dvs 1 die, inget annat.

Finns några detaljer. "Infinity Fabric" är ett namn på en logisk standard för att koppla ihop olika delar, i praktiken är det HyperTransport 2.

Rent praktiskt måste det rimligen vara vissa skillnader i den elektriska designen beroende på om man kör Infinity Fabric internt på kretsen eller externt, utgår från att multi-socket Naples kör Infinity Fabric mellan sockets. Men det är samma logiska protokoll (vilket även är fallet för Intel Core, samma logiska protokoll över QPI som i ringen)

Internt löser Infinity Fabric exakt samma problem som t.ex. ARMs CoreLink CCI Cache Coherent Interconnect och Intels ring.

Naturligtvis går man inte direkt mot RAM, det gör inte heller CPUn i PS4/XBO, i multi-socket system som sitter ihop med QPI/HyperTransport eller i CoreLink CCI. Logiskt går man via RAM, praktiskt finns snabbvägar i interconnect, inget unikt med Infinity Fabric där.

Att det är ett mesh-nätverk är det normala, är Intel som skiljer sig här med sin ringdesign (som rent praktiskt är två ringar som går i olika riktningar). Intel hade faktiskt en mesh i Nehalem/Westmere, men ansåg att det inte praktiskt att skala en sådan design förbi sex kärnor då det blev allt för mycket ledningsbanor + den design Intel körde med användes bara mellan kärnor, i Nehalem/Westmere körde man QPI även på konsumentmodellerna till iGPU, PCIe och sydbrygga.

Och några detaljer verkar man gett, t.ex. om bandbredd

The bandwidth will scale from 30-50 GB/s for notebooks and around 512 GB/s for Vega GPU.

Det mest tidskritiska är cache-koherens trafiken, den går aldrig via RAM så även C2Q kopplade ihop de två delarna direkt på något sätt, d.v.s. en kortare väg än att gå via RAM. Gissar att vad man gör i PS4/XBO är rätt likt det man gjorde i C2Q.

Huruvida data måste gå via RAM eller om det finns någon form av forwarding-logik vet jag inte då jag aldrig ägt en C2Q. Vid läsning vore det ju ändå rätt naturligt att bara skicka data direkt från L2$ till den andra delens L2$, annars blir tillståndet S (cacheline shared) rätt meningslöst.

Nu är garanterat latensen lägre i Ryzen än C2Q då det ändå är rätt många år senare. Men PS4/XBO designen är inte såå gammal och där är det trots allt ~20 cykler latens inom ett kluster och ~180 cykler mellan kluster. Lär ju alla fall vara >100 cykler även i Ryzen medan L3 latensen borde ligga några heltalsfaktorer lägre.

Ja precis, TDP är först och främst för att kunna dimensionera kylare. Och man har ju inte en kylare för varje kärna utan en kylare per socket. Sen hur många chip eller hur de sitter under heatspreader är egentligen orelevant.

Hur ofta hörde du det klagomålet från C2Q ägare? Rätt säker att det är ett icke-problem i en förkrossande majoritet av fallen. Samma sak kommer garanterat gäller för Ryzen.

Och t.ex. Llano? Är det fyra single cores? De kommunicerar inte via cache.
Förstår du varför det är kontraproduktivt att måla upp det som 2 quadcores när folk genast tror att det kommer lagga?
Jag har försökt säga att i detta sammanhanget är kopplingen irrelevant. Man vill beskriva det som två kretsar, man försöker få det till att det ska bli dubbel TDP och lagg. Folk greppar efter halmstrån för att försöka vrida ickefrågor till något negativt.

Nej, Llano är naturligtvis en fyrkärnig krets. Det är exakt samma kommunikationslatens mellan alla kärnor och det är vad som spelar roll.

Specifikt för Llano är ju att inga kärnor delar cache så den kretsen kommer vara rätt kass på uppgifter där kärnor relativt ofta måste synkronisera data, men den är konsekvent kass.

Asymmetri är alltid svårt att hantera på ett optimalt sätt i programvara.

C2Q verkar inte haft problem speciellt ofta från sin design (då det är Intel hade vi läst spaltmeter om eventuellt strul), så finns ingen anledning att anta att Ryzen kommer få sådana problem. Kommer garanterat finns specialfall som ställer till det, men dessa fall kommer vara väldigt ovanliga.

Finns en gigantisk ocean mellan PS4/XBO fallet och en PC med Ryzen: den förra är extermt begränsad av sin CPU-kraft, det verkar vara den primära flaskhalsen i rätt många lägen.

En spel-PC med SR7 kommer i princip aldrig vara CPU-begränsad idag och med väldigt stor sannolikhet inte heller de närmaste åren.

Undrar om inte många blivit lite blinda av alla tester som gjorts på många teknikwebbplatser där man testat effekten av snabbare RAM och effekten av olika antal kärnor i en rad spel. Ja, det finns en skillnad när man kör med GTX 1080 / Titan X i 1920x1080 eller lägre.

Men tar man ett steg tillbaka och tittar på hur det ser ut med konfigurationer och inställningar som är representativt för vad som faktiskt används så är det i praktiken ingen skillnad för spel om man sitter på en i5:a eller i7-6950X, CPU-delen är inte den primära flaskhalsen.

Så Ryzen kommer ha samma egenskap att kommunikation blir relativt dyrt mellan kluster precis som hos PS4/XBO.

I praktiken nästan alltid betyder "kommunikation" här någon form av synkronisering i multitrådade program, vilket betyder att program som skalar i princip perfekt med kärnor inte kommer ha något problem alls då ett krav för att de ska skala så väl är att det finns ingen eller nästan ingen kommunikation mellan kärnorna.

Spel kommer inte påverkas då de knappast kommer behöva mer än 4C/8T inom överskådligt tid. I absolut värsta fall kan man som Ryzen ägare då bara låsa ner spelet på en CCX, men är väldigt nära 100 % säker att det aldrig kommer vara relevant att göra i praktiken.

Fast att FSB:n var en flaskhals och att det finns en effekt av att ha två kluster med kärnor med relativt hög kommunikationslatens är två helt separata problem!

FSB var absolut en flaskhals då den gav högre latens och något lägre effektiv bandbredd med en viss typ minnen jämfört med att ha en integrerad minneskontroller. Men det är ett problem vare sig man kör en kärna eller fyra kärnor, latensen är typiskt ett större problem i enkeltrådade fall medan bandbredden absolut är ett större problem när alla kärnor jobbar.

Än idag harvas Cinebench i CPU-tester, så här såg det ut på C2Q tiden:

Ett test där man jämför 1, 2 och 4 trådar aktiv

Visa innehåll

Dold text

Skalningen från en till fyra kärnor är inom några procent mellan AMD Phenom (som har en symmetrisk design) och Intel C2Q (som har två dual-core kluster). Phenom är den som skalar lite bättre, men skillnaden är irrelevant då ingen skulle märka den i ett blindtest.

Och för C2Q skulle jag säga detta är det största problemet, minnesbandbredd!

Visa innehåll

Dold text

Har som sagt aldrig haft en C2Q (hade en Phenom X4 9750 under denna period), men notera att de fyra kärnorna fick samsas om runt 5 GB/s medan Phenom X4 pressade ut 6-6,5 GB/s.

Jämför det med t.ex. i7-2600K, som nog inte är dubbelt så snabb som t.ex C2Q 9300, som har över 20 GB/s även med 1333 MHz DDR3. D.v.s. bandbredd än fyra gånger högre fast CPU-kärnorna är som mest dubbelt så hungriga på data.

Du kan läsa hela testet här, finns inte ett enda fall där saker som faktiskt kan utnyttja många CPU-trådar går bättre på C2D än på C2Q.

Däremot är det helt sant att C2D var i praktiken ett mycket bättre köp för väldigt nära 100 % av användarna. Men det berodde på att, precis som idag, majoriteten av programvaran som körs på skrivbordet ser långt större nytta av högre prestanda per CPU-kärna än av flera CPU-kärnor.

C2D var rätt mycket högre klockad än C2Q, framförallt om man bekymrade sig om prislappen. Men exakt samma sak gäller idag, titta SweC test av i7-7700K. Är ditt mål att spela är det totalt pengarna i sjön att köpa E-serien över i7-7700K.

8-kärniga Ryzen och E-serien har absolut användningsområden och kommer vara lysande produkter för rätt publik. Den publiken är dock inte PC-gamers.

Notera dock att för Ryzen verkar den högst klockade modellen (enligt rykten) ha 8C/16T. Min åsikt är och lär förbli att för entusiaster som värdesätter faktiskt prestanda över allt annat så kommer det nästan alltid vara bäst att välja den modell med högst enkeltrådprestanda, om det sedan sitter fyra, sex eller åtta kärnor i den är sekundärt i en klar majoritet av fallen!

Undantag finns naturligtvis, men de är just undantag. Transcoding sker idag mer effektivt med QuickSync än E-serien, rendering sker idag snabbare på GPUer än på CPUer (och problemet med VRAM-storlek är löst i Pascal och kommer lösa sig i Vega).

Visst, det är ett sätt att lösa det.

Pascal/Vega löser det än mer elegant i att de kan direkt mappa in "vanligt" RAM direkt till GPUn. Rent tekniskt är det möjligt tidigare (i alla fall Kepler och senare kan det), men innan Pascal/Vega var man då tvungen att låsa ner RAM så det inte kan användas till något annat.

Pascal/Vega har virtuellt minne likt CPUer, d.v.s. är möjligt att mappa på/av mer fysiskt minne (som rent praktiskt även kan vara swap) helt dynamiskt. Blender har stöd för detta i sin CUDA-render sedan sommaren 2016.

Detta är naturligtvis inte lika snabbt som att köra helt ur VRAM, men tittar man t.ex. på Blender demo för Ryzen så är redan GTX 1060 runt 2,5 gånger snabbare än Ryzen/i7-6900K. Så ska mycket till innan CPU-delen blir snabbare!