AMD visar 3D-staplade kretsar – introducerar 3D V-Cache för processorer

Permalänk
Medlem
Skrivet av JonasT:

Riktigt häftigt! Ska bli intressant att se om värmeöverföringen från kärnorna till värmespridaren påverkas nämnvärt.

Med mer cache tillgängligt för processorn kan det tänkas att trycket på minneskontrollern sjunker, vilket skulle kunna innebära en strömbesparing och minskning av värmeutvecklingen - sedan kan man ställa det kontra den högre utnyttjandegraden av processorresurserna som AMD presenterar istället, vilket innebär höjd värmeutveckling.

Intressant med motstridiga faktorer att hålla rätt på - och samtidigt ett företag som lockar med lite små utvalda fakta medans de torterar oss genom att hålla hela bilden gömd under påslakanen... Vill inte längta till vintern och årsslutet för den fulla presentationen nu när sommarvärmen äntligen är här, men... Faen också! lol

Saknar också en lista över de spel som har stöd för AMDs uppskalningsteknik.

Förr eller senare måste ett grepp tas för övrigt för att få bort kravet på specialstöd från spelutvecklarna för sådana här tekniker. Introducera ett officiellt sätt att plugga in uppskalningsfilter i renderingsprocessen, för det är redan för tjafsigt med bara två varianter som vart och ett bara stöds av ett fåtal titlar. Lägg till Intel kommandes med sin egen teknik vore ju som lök på laxen helt enkelt...

Permalänk
Medlem

Vill minnas att jag hade en diskussion här för inte så länge sedan med någon som kände att nästa steg i processortillverkning rimligen skulle byggas av myoner, elektroner och kvarkar istället för 3D-staplas.
Kul att vi redan är här!

Permalänk
Medlem

Så det kommer ingen ny threadripper då ?

Permalänk
Medlem

Det här kommer bli riktigt intressant för APUer, tror det kan göra en väldigt stor skillnad. APUer på PC-sidan är väldigt begränsade av minnesbandbredden.

Sen är det så klart spännande för andra områden med.

Skrivet av LennyV:

Med mer cache tillgängligt för processorn kan det tänkas att trycket på minneskontrollern sjunker, vilket skulle kunna innebära en strömbesparing och minskning av värmeutvecklingen - sedan kan man ställa det kontra den högre utnyttjandegraden av processorresurserna som AMD presenterar istället, vilket innebär höjd värmeutveckling.

Högre effektivitet ger lägre totalförbrukning för att slutföra en uppgift. Bortkastade CPU-cykler är inte gratis.

Men om den högre effektiviteten används till att trycka ut ännu fler fps än tidigare, ja då blir troligen totalförbrukningen också högre.

Permalänk
Medlem
Skrivet av Jacob:

En CCD-chiplet med åtta Zen 3-kärnor och 32 MB L3-cacheminne mäter drygt 80 kvadratmillimeter (mm²), medan SRAM-kretsen ligger på 6 × 6 millimeter (mm).

För att vara petig: Är det inte rimligare att skriva att SRAM-kretsen är 36 kvadratmillimeter när du använder det måttet för den andra delen av paketet?

Permalänk
Medlem

Tycker detta påminner mig om något, ja just det! Intel 57... nånting? 🤫 Riktigt nice att AMD nyttjar detta för att slå undan benen på Intel i det segment Intel skryter om, spel.

Permalänk
Medlem

En ökning på 15% i spel och troligtvis (betydligt) lägre i program är inte särskilt imponerande för en så dyr och komplicerad teknik. Känns också som en död ände, för vad ska de göra, lägga ännu mer cache? Såvida inte framtida arkitekturförändringar kan dra nytta av det.

Det som är mer intressant är vad de kan stapla förutom CPU-cache. Som en annan sade, staplad cache på RDNA3 kan bli mycket intressant.

Permalänk
Medlem
Skrivet av sesese:

Nu är frågan hur jag ska göra med 5800X som kom hem igår. Min nuvarande 3700X är inte dålig.

Beror ju på, 5800x ger ungefär 150 fps mer i CS GO jämfört med 3700x till exempel. Är det värt det...njaa..är man ute efter 600 fps så är det ju en bra grej.
När jag bytte från 3700x till 5800x gjorde det exakt 150 fps på benchmarkbanan.

Permalänk
Medlem
Skrivet av Fire_Ice:

En ökning på 15% i spel och troligtvis (betydligt) lägre i program är inte särskilt imponerande för en så dyr och komplicerad teknik. Känns också som en död ände, för vad ska de göra, lägga ännu mer cache? Såvida inte framtida arkitekturförändringar kan dra nytta av det.

Det som är mer intressant är vad de kan stapla förutom CPU-cache. Som en annan sade, staplad cache på RDNA3 kan bli mycket intressant.

Är det just att du förmodar en större effekt på prestandan vad gäller RDNA3 som skulle göra just det intressant? För det är väl lika mycket återvändsgränd utifrån det tidigare resonemanget?

Permalänk
Medlem
Skrivet av mrpijey:

Vermeer var ju den sista AM4-proppen som skulle komma, så något nytt kommer nog inte till den, utan det blir nog den nya sockeln med pinnarna på moderkortet.

Jag tänker dock iom att alla tillverkarna precis börjat släppa passivt kylda X570 så kanske det ändå är AM4 och X570/B550 som de kommer släppas till?

Permalänk
Medlem
Skrivet av pytonOrm:

Så det kommer ingen ny threadripper då ?

Undrade också det, var ju det jag hade förväntan på igår.

Permalänk
Medlem
Skrivet av fredrik831:

Den diamanten på Lisa Su:s finger var då inte liten…

Det var faktiskt min första tanke när jag såg bilden igår.
Är nog så att hennes man (eller har hon en fru?), om han inte har ett fett jobb, kan ha investerat i AMD-aktier med god avkastning för att ha råd med den stenen

Permalänk
Medlem
Skrivet av napahlm:

Det var faktiskt min första tanke när jag såg bilden igår.
Är nog så att hennes man (eller har hon en fru?), om han inte har ett fett jobb, kan ha investerat i AMD-aktier med god avkastning för att ha råd med den stenen

Hon har på någon konferens berättat att hennes man är en gedigen gamer och har höga krav på på spel prestanda

Permalänk
Medlem
Skrivet av JonasT:

Riktigt häftigt! Ska bli intressant att se om värmeöverföringen från kärnorna till värmespridaren påverkas nämnvärt.

Anandtech hade en uppdatering där de bla nämde det (sist i artikeln):
https://www.anandtech.com/show/16725/amd-demonstrates-stacked...

Citat:

As the V-Cache is built over the L3 cache on the main CCX, it doesn't sit over any of the hotspots created by the cores and so thermal considerations are less of an issue. The support silicon above the cores is designed to be thermally efficient.

Men såklart väntar man med spänning på att Sweclockers testar

Permalänk
Datavetare

Skulle vara väldigt intressant att få en förklaring till varför die-shots av Zen2 indikerar att 32 MB L3$ i stort sätt tar lika stor kretsyta som denna cache-krets kan få plats med 64 MB på. Det handlar trots allt om TSMC 7 nm i båda fallen.

En kanske ännu intressantare fråga är: vad är det spel gör som fundamentalt verkar skilja sig från det mesta andra som görs på en typiskt PC? AnandTech riktade ljuskäglan på detta

"On the performance, we’ve seen L3 cache depth improve gaming performance, both for discrete and integrated gaming. However, increased L3 cache depth doesn’t do much else for performance. This was best exemplified in our review of Intel’s Broadwell processors, with 128 MB of L4 cache (~77 mm2 on Intel 22nm), wherein the extra cache only improved gaming and compression/decompression tests. It will be interesting to see how AMD markets the technology beyond gaming."

Går man tillbaka och tittar på testerna av Ryzen 5000-serien och specifikt fokuserar på AMDs påstådda IPC-ökningar mellan Zen2 till Zen3 ser man även där att ökningen i spelprestanda ligger definitivt på och i vissa fall över den gen-on-gen ökning AMD om 19 % påstod.

Väldigt mycket pekar på att en stor del av förklaringen här ligger i att L3$-storleken dubblades mellan Zen2 och Zen3. Även spekulationerna om att single-compute-die kretsarna skulle få fördelar i just spel över 5900X/5950X verkar inte heller stämma, vinsten att ha dubbla mängden L3$ och verkar i majoriteten av spelfallen vägas upp den högre latens som finns mellan CPU-kretsarna.

Tittar man däremot utanför spel var Zen2->Zen3 vinsten i IPC inte i närheten av några 19 %, kikar man på de icke-spel-tester som SweClockers gjorde låg IPC ökningen mer runt 10 %.

Så tekniken AMD jobbar med här ser riktigt spännande ut för spel, tyvärr inte lika roligt för det mesta andrar givet hur mycket kiselyta det kostar utan att egentligen verka ge något alls.

Å andra sidan finns en vettig poäng att spendera mer kretsyta på just cache: för varje krympning ökar W/mm^2 för "vanlig logik". SRAM utvecklar inte alls lika mycket effekt per areaenhet, så om inte annat är det vettigt att spendera mer kretsyta på cache för att få en rimlig totaleffekt på kretsen.

Permalänk
Medlem

Hint: Ni minns kanske AMD's presentationsslide för Zen3 Epyc Milan där det stod 32MB "+" 😉

Permalänk
Medlem
Skrivet av Yoshman:

Skulle vara väldigt intressant att få en förklaring till varför die-shots av Zen2 indikerar att 32 MB L3$ i stort sätt tar lika stor kretsyta som denna cache-krets kan få plats med 64 MB på. Det handlar trots allt om TSMC 7 nm i båda fallen.

Anandtech frågade precis det och förklaringen är att den stackade cachen använder SRAM-specifik process och är därför signifikant tätare jämfört med den process som cpu-kärnor+SRAM använder.

Permalänk
Skrivet av Pholostan:

Anandtech frågade precis det och förklaringen är att den stackade cachen använder SRAM-specifik process och är därför signifikant tätare jämfört med den process som cpu-kärnor+SRAM använder.

Det är antagligen nån variant av High Density libbarna istället för High Performance libbarna som används. Finns ju också massor med andra tweaks som går att göra på SRAM arrayer vilket ger olika storlek. Geometri är väl den största, sen olika nivåer av redundans, olika power down/retention funktioner, osv. Eftersom de påstår att det inte är nån direkt synlig skillnad i latens för den utökade arrayen så kan man väl anta att det mesta är ganska likt. En annan anledning verkar vara att existerande Zen3 dies redan är designade för det här. Förmodligen ligger tagar och annan kritisk logik i den existerande L3 ytan vilket gör att den tar mer plats. Det är också TSV:er i den ytan som tar plats. Det borde va lika mycket TSV yta på SRAM chippet men det ger väl viss inverkan på ration.

Permalänk
Medlem
Skrivet av multimiffo:

Det är antagligen nån variant av High Density libbarna istället för High Performance libbarna som används. Finns ju också massor med andra tweaks som går att göra på SRAM arrayer vilket ger olika storlek. Geometri är väl den största, sen olika nivåer av redundans, olika power down/retention funktioner, osv. Eftersom de påstår att det inte är nån direkt synlig skillnad i latens för den utökade arrayen så kan man väl anta att det mesta är ganska likt. En annan anledning verkar vara att existerande Zen3 dies redan är designade för det här. Förmodligen ligger tagar och annan kritisk logik i den existerande L3 ytan vilket gör att den tar mer plats. Det är också TSV:er i den ytan som tar plats. Det borde va lika mycket TSV yta på SRAM chippet men det ger väl viss inverkan på ration.

Jag tycker det är häftigt att se hur ett så stort företag kan jobba så synkroniserat. Att de har varit så framsynta att de har planerat för det här i flera år… vackert.