AMD visar 3D-staplade kretsar – introducerar 3D V-Cache för processorer

Det här kommer bli riktigt intressant för APUer, tror det kan göra en väldigt stor skillnad. APUer på PC-sidan är väldigt begränsade av minnesbandbredden.

Sen är det så klart spännande för andra områden med.

Högre effektivitet ger lägre totalförbrukning för att slutföra en uppgift. Bortkastade CPU-cykler är inte gratis.

Men om den högre effektiviteten används till att trycka ut ännu fler fps än tidigare, ja då blir troligen totalförbrukningen också högre.

För att vara petig: Är det inte rimligare att skriva att SRAM-kretsen är 36 kvadratmillimeter när du använder det måttet för den andra delen av paketet?

En ökning på 15% i spel och troligtvis (betydligt) lägre i program är inte särskilt imponerande för en så dyr och komplicerad teknik. Känns också som en död ände, för vad ska de göra, lägga ännu mer cache? Såvida inte framtida arkitekturförändringar kan dra nytta av det.

Det som är mer intressant är vad de kan stapla förutom CPU-cache. Som en annan sade, staplad cache på RDNA3 kan bli mycket intressant.

Beror ju på, 5800x ger ungefär 150 fps mer i CS GO jämfört med 3700x till exempel. Är det värt det...njaa..är man ute efter 600 fps så är det ju en bra grej.
När jag bytte från 3700x till 5800x gjorde det exakt 150 fps på benchmarkbanan.

Är det just att du förmodar en större effekt på prestandan vad gäller RDNA3 som skulle göra just det intressant? För det är väl lika mycket återvändsgränd utifrån det tidigare resonemanget?

Jag tänker dock iom att alla tillverkarna precis börjat släppa passivt kylda X570 så kanske det ändå är AM4 och X570/B550 som de kommer släppas till?

Undrade också det, var ju det jag hade förväntan på igår.

Det var faktiskt min första tanke när jag såg bilden igår.
Är nog så att hennes man (eller har hon en fru?), om han inte har ett fett jobb, kan ha investerat i AMD-aktier med god avkastning för att ha råd med den stenen

Hon har på någon konferens berättat att hennes man är en gedigen gamer och har höga krav på på spel prestanda

Skulle vara väldigt intressant att få en förklaring till varför die-shots av Zen2 indikerar att 32 MB L3$ i stort sätt tar lika stor kretsyta som denna cache-krets kan få plats med 64 MB på. Det handlar trots allt om TSMC 7 nm i båda fallen.

En kanske ännu intressantare fråga är: vad är det spel gör som fundamentalt verkar skilja sig från det mesta andra som görs på en typiskt PC? AnandTech riktade ljuskäglan på detta

"On the performance, we’ve seen L3 cache depth improve gaming performance, both for discrete and integrated gaming. However, increased L3 cache depth doesn’t do much else for performance. This was best exemplified in our review of Intel’s Broadwell processors, with 128 MB of L4 cache (~77 mm2 on Intel 22nm), wherein the extra cache only improved gaming and compression/decompression tests. It will be interesting to see how AMD markets the technology beyond gaming."

Går man tillbaka och tittar på testerna av Ryzen 5000-serien och specifikt fokuserar på AMDs påstådda IPC-ökningar mellan Zen2 till Zen3 ser man även där att ökningen i spelprestanda ligger definitivt på och i vissa fall över den gen-on-gen ökning AMD om 19 % påstod.

Väldigt mycket pekar på att en stor del av förklaringen här ligger i att L3$-storleken dubblades mellan Zen2 och Zen3. Även spekulationerna om att single-compute-die kretsarna skulle få fördelar i just spel över 5900X/5950X verkar inte heller stämma, vinsten att ha dubbla mängden L3$ och verkar i majoriteten av spelfallen vägas upp den högre latens som finns mellan CPU-kretsarna.

Tittar man däremot utanför spel var Zen2->Zen3 vinsten i IPC inte i närheten av några 19 %, kikar man på de icke-spel-tester som SweClockers gjorde låg IPC ökningen mer runt 10 %.

Så tekniken AMD jobbar med här ser riktigt spännande ut för spel, tyvärr inte lika roligt för det mesta andrar givet hur mycket kiselyta det kostar utan att egentligen verka ge något alls.

Å andra sidan finns en vettig poäng att spendera mer kretsyta på just cache: för varje krympning ökar W/mm^2 för "vanlig logik". SRAM utvecklar inte alls lika mycket effekt per areaenhet, så om inte annat är det vettigt att spendera mer kretsyta på cache för att få en rimlig totaleffekt på kretsen.

Hint: Ni minns kanske AMD's presentationsslide för Zen3 Epyc Milan där det stod 32MB "+" 😉

Jag tycker det är häftigt att se hur ett så stort företag kan jobba så synkroniserat. Att de har varit så framsynta att de har planerat för det här i flera år… vackert.