Typer av processorer

Mycket möjligt jag har fel, det är ett tag sen jag höll på med sånt här men är det inte så att de cpus vi använder idag, AMD XP och P4 först och främst använder sig av 686 arkitekturen. alla x86or använder sig av CISC instruktioner, dock så är själva cpun en RISC processor. CISC instruktionerna kodas sen om till RISC nånstans (nordbryggan eller cpu orkar inte kolla upp) och körs in i processorn.

Programmen är alltså kodade i CISC som kodas om till RISC och exekveras.

Intels och AMDs x86-processorer (PC) är CISC, den enda CISC som tillverkas fortfarande vad jag vet.

SPARC och PowerPC är RISC, som är modernare.

Numera är gräsen mellan CISC och RISC väldigt liten då Intel och AMD har implementerat mkt RISC-teknik i x86.

Läs mer på http://www.arstechnica.com/cpu/4q99/risc-cisc/rvc-1.html

Det finns, RISC, CISC, VLIW och EPIC.
VLIW och EPIC exekverar flera instruktioner parallellt, VLIW har statisk schemaläggning av instruktioner medans EPIC har både statisk och dynamisk schemaläggning av instruktioner.
VLIW och EPIC kräver dock mycket avancerade kompilatorer.

En instruktion på en CISC-processor motsvarar inte hundratals RISC-instruktioner.
En instruktion kan avkodas till 2, 3, 4, 5... 10... eller liknande, men inte hundratals.

1971
Intel 4004 CISC

1972
Intel 8008 CISC

1974
Intel 8080 CISC
Motorola 6800 CISC

1975
Zilog Z80 CISC

1976
Intel 8085 CISC
MOS Technologies 6502 CISC

1978
Intel 8086 CISC

1979
Intel 8088 CISC
Intel 8087 FPU för 8086/8088
Motorola 6809 CISC
Motorola 68000 CISC
Zilog Z8000 CISC

1980
Intel 8051 CISC

1982
Intel 80286 CISC
Intel 80287 FPU för 80286
Intel 8096 CISC
Intel 80186 CISC
Intel 80188 CISC
Motorola 6805 CISC
Motorola 68010 CISC

1984
Motorola 68020 CISC

1985
Intel 80386 CISC
MIPS I RISC

1986
Sun SPARC RISC

1987
Zilog Z280 CISC

1989
Intel 80486 CISC
Intel 860 RISC
Intel 960 RISC (superscalar)

1990
MIPS II RISC

1991
MIPS III RISC

1992
Intel Warp VLIW
Sun SuperSPARC RISC (superscalar)
Digital Alpha 61064 RISC

1993
IBM/Motorola PowerPC 6 RISC
Intel Pentium CISC
Sun HyperSPARC RISC (superscalar)
Digital Alpha 61064A RISC

1994
Digital Alpha 61164 RISC
MIPS IV RISC

1995
Intel Pentium Pro CISC
Motorola 68328 CISC

1996
Sun TurboSPARC RISC (superscalar)

1997
Intel Pentium II CISC
Sun UltraSPARC II RISC (superscalar)

1998
Digital/Compaq Alpha 61264 RISC

1999
Intel Pentium III CISC
Compaq Alpha 61264A RISC

2000
Intel Pentium 4 CISC

2001
Intel Itanium EPIC

2002
Intel Itanium 2 EPIC
Sun UltraSPARC III RISC (superscalar)
Compaq Alpha 21364 RISC

(kan inte garantera att alla årtal är korrekt)

Generellt:
http://computer.howstuffworks.com/microprocessor.htm
http://computer.howstuffworks.com/microprocessor1.htm
http://computer.howstuffworks.com/microprocessor2.htm
http://computer.howstuffworks.com/microprocessor3.htm
http://computer.howstuffworks.com/microprocessor4.htm
http://computer.howstuffworks.com/microprocessor5.htm
http://computer.howstuffworks.com/microprocessor6.htm

http://eecs.yu.ac.kr/main/lecture/2002/microprocessor.ppt
http://www.csc.uvic.ca/~csc230/slides/A.Intro-1up.PDF
http://www.antiquetech.com/history/microprocessors.htm
http://www.tusc.kent.edu/engtech/programs/tech64012/lecture/l...
http://kahuna.sdsu.edu/~lovegren/CompE271/reference/Ch11-13.p...
http://www.howe.k12.ok.us/~jimaskew/computer.htm
http://www.cs.caltech.edu/~westside/quantum-intro.html

ALU:
http://wombat.doc.ic.ac.uk/foldoc/foldoc.cgi?arithmetic+and+l...

FPU:
http://wombat.doc.ic.ac.uk/foldoc/foldoc.cgi?floating-point+u...
http://wombat.doc.ic.ac.uk/foldoc/foldoc.cgi?floating-point+a...

VLIW:
http://www.research.ibm.com/vliw/basic.html
http://www.research.ibm.com/vliw/tree_arch.html

IA-64 (EPIC):
http://www.csee.umbc.edu/help/architecture/ia64rev2.pdf
http://meseec.ce.rit.edu/eecc550-spring2003/550-3-10-2003.pdf

Historia:
http://www.eee.bham.ac.uk/woolleysi/teaching/microhistory.htm
http://members.tripod.com/kmi9000/kmi_proc.htm
http://www3.sympatico.ca/n.rieck/links/dec_memorial_site.html
http://www.geocities.com/SiliconValley/Lakes/6757/HISTORY.HTM...
http://silicongenesis.stanford.edu/complete_listing.html

Så har jag också fattat det (iaf när det gäller P4:an)

x86 är ju en cisc ISA men eftersom pipelineing används för att öka prestandan måste instruktionerna kodas om till någon form av RISC ISA för att kunna exekueras i en pipeline. (Detta sköts av CPU:n)

Avkodning utförs av en avkodningsenhet och inte av ALU:n eller FPU:n

ALU:n är en ren enhet och jobbar bara med vad den kan göra.

Jag kan inte hitta något som innehåller ordet "poly" i Intels manual (volym 2).
Om de även använder ordet "poly" i engelska så finns inte en sådan instruktion.

Finns väldigt få komplexa mattematiska ALU-instruktioner, men FPU:n har massor, t.ex. log, exponentfuntioner, omvänd division, tan, arctan, cos, sin, cos&sin, kvadratrot m.m.

Definitionen av RISC är väl att alla instruktioner är lika långa, på 32 bitars cpuer så är alltså alla instruktioner exakt 32 bitar medan de i en CISC arkitektur kan vara av varierande längd d.v.s. 32, 44 eller vad som nu råkar passa.

Att RISC har fast längd på instruktioner är nog bara ett sammanträffade, eftersom en RISC-processor inte avkodar. För att kunna ha variabel längd på instruktioner så måste det finns en enhter som liknar avkodningsenheterna i CISC-processorer.

Längden på instruktionerna kan variera mellan olika typer.

RISC = Reduced Instruktion Set Computer.
De har endast ett fåtal instruktioner jämfört med CISC-processorer eftersom de bara har instruktioner som kan exekveras på en cykel

RISC-processorer blir mindre och där med billigare att producera.

Det finns väl CISC processorer som inte avkodar utan exekverar en CISC instruktion direkt också? Det är väl bara senaste åren som man har börjat bygga CISC processorer som avkodar till RISC

Du kan inte exekvera något som måste avkodas.
Avkodning har alltid funnits, men vissa instruktioner rinner rakt igenom avkodaren.
Men CISC-processorer har inte alltid haft en "intern" RISC-processor i den bemärkelsen som det är idag.

de har inte bara såna intruktioner, det finns det instruktioner som tar 2 cykler i RISC processorer, tex hoppinstruktioner