Rykte: 192 MB L3-cacheminne på kommande Ryzen-processor

Den åttkärniga blir en turbomatad Ryzen 7 9800X3D? Samma mängd 3D-cache men högre TDP?

Inte säkert, de lär väl inte byta namn på dessa, lär ju fortfarande vara 9000-serien. Att ha flera SKU i samma serie är inte fel. Men det lär säkert vara marginellt högre boost eller nåt sånt på den 8-kärniga bara. Den 16-kärniga med mer L3 är väldigt intressant dock.

Om inte tvärt om, 9700X3D? Fast 700-modellerna brukar väl visserligen ha lägre TDP.

Jag skulle inte vara förvånad om de namnger dessa annorlunda. Amd är kända för konstig namngivelse. Tveksam om den döps till 9850x3d

Är det bättre än förra?
Då ska vi vara nöjda 👍🥂
Kul med nya framsteg

Jag tror det blir en lägre modell precis som de gjort med tidigare serier. De har alltid släppt X700x3d ett tag efter toppmodellen X800x3d för att inte kannibalisera på dess försäljning.

Oj, blir till att uppgradera till en mer kraftfull kylare, va ingen liten TDP de drog på…

Förvirrande artikel. Det skulle vara bra med en jämförelsetabell.

Nuvarande 9950X3D har två CCD med 32 MB L3 cache vardera. Den ena har dessutom 64 MB 3D V-cache, = 128 MB totalt.

Om den nya "9950X3D" har 192 MB så antyder det att båda CCD har 3D V-cache på 64 MB, vilket blir 32 MB+64 MB = 96 MB vardera, eller 192 MB totalt. Den 8-kärniga verkar stanna på samma cache som tidigare 9800X3D, som noterats.

Det ska bli spännande att se om det finns någon "killer-app" för en "9970X3D". Spel lär nog inte tjäna något alls på detta (utöver kanske högre klocks om den har det)

TDP på 200W, urgh!

Problemet är att ccd inte kan dela cache, så om lasten ligger på fel så får du väl ingen boost?

Jo en boost kommer du ju få då det finns extra cache på båda CCD istället för bara ena. Så länge det körs minst 2 trådar så kommer du få någon typ av boost mot en 9800x3d. Bäst är ju om du kan köra trådar som inte behöver prata med varandra så mycket på båda CCD då de kan få maximal boost utan att behöva vänta på varandra.

Du får väl ingen boost om inte schemaläggaren lägger rätt tråd mot rätt cache? Det är delvis varför de har haft sådan problem tidigare med prestandan?
Just att schemaläggaren hoppar mellan ccd och då får du ända läsa in allt? Jag vet att tidigare var med/utan men samma sak lär hända med två olika

Jag tror det är så att schemaläggaren lägger vilken Windows-tråd/OS-tråd eller vad man ska kalla det för på vilken CPU kärna, eller i fall med CPUer som har stöd för SMT/HT, vilken CPU tråd.

Sen vilket cache minne vilken kärna/cpu-tråd använder tror jag är utanför schemaläggarens kontroll.
Att det sköts på en lägre mer hårdvarunära nivå.

Sen som AMD som kör med chiplets och då har mer än 1 CPU chiplet om man har en processor med mer än 8 kärnor.
Finns för och nackdelar med det.

Säg om man har en EPYC server som kör olika tjänster och olika tjänster kan köras oberoende av varandra. Att då olika tjänster som inte är beroende av varandra sprids ut över olika chiplets är mest bra för då kan man lättare använda mer cache och att CPU kärnorna rent fysiskt är spridda från varandra innebär att strömförbrukning/värme sprids ut jämnare över en större yta som är lättare att kyla.

Men i spel är det mycket som ska synkas hela tiden.
Så om man klarar sig på 8 kärnor så borde det generellt vara bättre att hålla sig inom samma chiplet för spel.
Om en kärna är beroende av vad en annan kärna gör så bör den kommunikationen gå snabbare/mindre latens om båda kärnorna är inom samma chiplet och delar samma L3 cache.

Det är åtminstone så jag tolkat det.
Men jag designar inte processorer eller programmerar assembler eller dylikt.

Förhoppningsvis får dessa en nyare IO die som klarar 6400mhz minne som standard, som nya TR.

Jag köper gärna en sådan 16 core även om den kostar 10k.

Problemet är att schedulern i Windows vill dela lasten på alla kärnor så den har en tendens att switcha runt trådarna så med olika L3 i de olika CCD:erna så kommer det att bli väldigt mycket data som bara läses in och sedan kastas. Dock vet jag inte om Win11 med en AMD har annorlunda scheduler än vad Windows10 hade (har ju inte kört Windows på många år så har dålig koll på hur t.ex Win11 fungerar) men det är enkelt att testa, bara dra igång benchmarken i tex 7zip och välj att den bara ska starta en tråd och se hur du istället för att få en cpu på 100% (som hade varit det optimala) så kommer du att få 8 kärnor med 12,5% last (om du har 8-kärnor). Får du en med 100% ja då kommer detta att fungera perfekt, får du 8 med 12,5% ja då blir det rätt trist.

Ja Om det här stämmer så får man reservera 25 A på 12V-linan till enbart värstingprocessorn! Bye bye 300 W...
Ryzen 9 +950X3D : TDP 200W * 1.35 ger PPT 270A dividerat med 12 V och 90% VRM effektivitet = 25 A

Nuvarande arkitektur tvingar ut L3-cachen till DDR-minnet om en process skall dela sina data och den andra parten ligger på fel CCD.

AMD stuvade om CCD-kopplingarna mellan Zen 2 och 3 (3000 till 5000), så det kanske är dags igen? Det går rykten om att Zen 6 (11000?) kommer att få en Infinity-link mellan de två CCDerna så att de slipper dumpa ut allt på de stackars DDR5-stickorna.

Blir en rätt så nishad cpu så länge windows inte vet vad det skall göra när en last vill ha mer än 8 kärnor eller hela tiden tar den CCD som är kallast.
Skulle hellre se en 8 kärnig som har fått ordning på minneskontrollern så de tar igen Intel på bandbredd.

Hej,

Jag har ingen aning om vad som krävs för att gå från 5600 mhz till 6400 mhz officiellt minnesstöd, men det vore gött om AMD kunde komma ikapp lite på den fronten.

Personligen skulke jag kunna köpa en 16 core X3D cpu med bra minnesstöd idag och betalar gärna extra.

Ha inte planerat att uppgradera till AM5 i närtid men jag har kikat runt lite.
Skulle jag köpa i dag skulle jag välja en Ryzen 9 7900, 12 kärnor och TDP på endast 65W, den gillar jag.
Priset är också skapligt, kan köpas för under 3500kr med kylare.

200W TPD? Nej tack.