Intels processorfamilj "Alder Lake" blir först med att introducera PCI Express 5.0 till slutkunder. Det här sker först till slutet av året och i samma veva väntas standardiseringsorganet PCI-SIG spika specifikationerna för version 6.0, ett nytt protokoll som i sedvanlig ordning åter dubblerar bandbredden mot föregående generation.
I november förra gick PCI-SIG ut med att PCI Express 6.0 nått version 0.7, vilket innebär ett färdigt utkast för den slutgiltiga specifikationen. Sedan dess har organisationen samlat in feedback på förslaget och av allt att döma har det inkommit ovanligt mycket förslag på förändringar, då PCI-SIG nu flaggar för att en version 0.71 släpps inom kort. Därefter har medlemmarna 30 dagar på sig att se över standarden på nytt, varpå gruppen kan lansera version 0.9.
Standardversion | Bredd | Bit-hastighet | Effektiv bandbredd* | Årtal** |
|---|---|---|---|---|
PCI | 32 bitar | 33 MHz | 133 MB/s | 1993 |
PCI Express 1.0 | Upp till 16 kanaler | 2,5 GT/s | 250 MB/s per kanal | 2003 |
PCI Express 2.0 | Upp till 16 kanaler | 5 GT/s | 500 MB/s per kanal | 2007 |
PCI Express 3.0 | Upp till 16 kanaler | 8 GT/s | 1 GB/s per kanal | 2010 |
PCI Express 4.0 | Upp till 16 kanaler | 16 GT/s | 2 GB/s per kanal | 2017 |
PCI Express 5.0 | Upp till 16 kanaler | 32 GT/s | 4 GB/s per kanal | 2019 |
PCI Express 6.0 | Upp till 16 kanaler | 64 GT/s | 8 GB/s per kanal | 2021 |
* Enkelriktad effektiv bandbredd och de siffror som oftast används. Ibland anges även dubbelriktad, där bandbredden är dubblerad.
** Avser när specifikationen spikas
Möjliggörande för att dubblera bandbredden är en mer effektiv informationskodning i form av tekniken Pulse Amplitude Modulation 4-level (PAM4). Istället för att som vanligt skicka höga och låga signaler, 0 eller 1, som idag används PAM4 för att skicka signaler i fyra olika steg som representerar bitmönstren 00, 01, 10 och 11 – inte helt olikt NAND-minneskretsar av MLC-typ i SSD-enheter.
Nackdelen med PAM4 är att det kräver ökad felkorrigering och för detta används Forward Error Correction samt FLIT, som ska åstadkomma detta utan att nämnvärt påverka protokollets latenser. Att behovet av signalintegritet går upp jämfört mot tidigare generationer gör också att PCI Express 6.0 blir dyrare att implementera på hårdvarunivå.
Skillnaderna med PCI Express 6.0 blir bland de större i en uppdatering av protokollet. I sedvanlig ordning blir protokollets första anhalt servrar och datacenter medan tillgänglighet för konsumenter väntas dröja ytterligare ett par år.
Känns ditt PCI Express 4.0-grafikkort helt plötsligt uråldrigt och värdelöst?
