Intel "Alder Lake" tar hybriddesign och 10 nanometer till stationära datorer

Intel 10nm har liknande densitet som TSMC 7nm.

Går inte att jämföra på det sättet

Vad jag har sett så får intel in mer trasistorer på sin 10nm än vad konkurenterna får in på 7nm. Så detta med nm är inget att bry sig om. Man borde prata om transistorer på en viss yta istället.

Angående densitet så är denna rätt illustrativ. Den är inte helt färsk, TSMC 5 nm ligger på ~170 MTr/mm² medan Samsung 5 nm ligger på ~130 MTr/mm².

Också värt att notera att Samsungs 8 nm är baserad på deras 10 nm, det dock en "ny" process i det att man ökat transistordensiteten från 10 nm.

Intels 10 nm är något tätare än TSMC 7 nm, men man måste ha klart för sig att detta visa maximal densitet. I många delar av en krets använder man sig av lägre densitet, framförallt i högpresterande kretsar med hög TDP!

Bara en med AMD i signaturen säger sånt. Ingen fara, ganska vanligt här.

Du får helt enkelt lära dig vad täthet är i diverse arkitekturer.

Hur är det utdött? Alla Apples egendesignade kretsar använder konceptet, samma gäller alla high-end Snapdragon och Exynos.

Rätt använt får man det bästa av två världar. Om man bara har "stora" kärnor begränsas man på två sätt. Dels i hur många kärnor som går att stoppa in på en viss kretsyta, dels hur högt man kan klocka "all-core". Enda sättet att hantera detta är att bygga enklare kretsar som då offrar prestanda per kärna.

Det är ingen hemlighet att maximal all-core prestanda uppnås mest effektivt genom att ha många lite enklare/lägre klockade kärnor. Problemet är att en sådan design är kass för interaktiva laster.

Maximal absolut prestanda per kärna uppnås bäst genom högsta möjliga produkt mellan frekvens och IPC, problemet där är att varje enskild kärna drar massor med effekt och tar massor med transistorer.

Orsaken att big.little konceptet är vettigt är därför att väldigt mycket hamnar i en av två klasser. Interaktiva laster, dessa skalar normalt väldigt dåligt med CPU-kärnor och vill ha maximal prestanda per kärna. "Batch-jobb" som kör under längre tid i bakgrunden och många av dessa skalar bra eller mycket bra med CPU-kärnor, här är prestanda per kärna mindre viktigt utan man vill optimera total beräkningskraft (extremfallet här är GPUer, de har extremt många kärnor som var och en är rejält långsam).

Det svåra är primärt att hitta balansen mellan antalet stora och antalet små kärnor, vad som är optimalt beror vad man primärt optimerar för. För telefoner och bärbara räcker det i de flesta fall med 1-2 stora kärnor, nytt för just lanserade Snapdragon (tror Exynos kör samma stuk) är en väldigt snabb kärna (den hanterar det du som använder direkt interagerar med), ett par snabba kärnor (beräkningskraft för interaktiva laster) samt ett gäng energieffektiva kärnor (för bakgrundsjobb och för att maximera total kraft för batch-jobb).

8 stora kärnor i Alder Lake S handlar nog primärt om att ha tillräckligt med stora kärnor för att hantera t.ex. spel och andra saker som inte skalar nära perfekt med kärnor men ändå skalar bättre än det mesta. Tar man bort spel ur ekvationen räcker <=4 stora kärnor väldigt långt.

Ryktet säger ju 40-50 % högre IPC i Golden Cove jämfört med Skylake. Om det stämmer kan vi utgå från att en Golden Cove kärna är stor, även på Intel 10 nm. Gracemont är ju inte speciellt "liten", IPC för den förväntas ligga på Skylake-nivå fast med maxfrekvensen kommer nog ligga på 3,0-3,5 GHz.