Intel Skylake fryser vid komplexa beräkningar

Oj, är det minsta man kan säga, men skönt iaf OM det löser sig med en bios uppdatering. Så det inte blir som med samsungs 840 evo

Vissa problem kan inte lösas med mikrokoduppdatering, ett exempel finns ju i artikeln: TSX (man löste kraschen men till "kostnaden" att tappa TSX). Värt att nämna ändå är att TSX inte är trasigt för alla Haswell/Broadwell, man fixade detta problem innan lanseringen av Haswell Xeon E5/E7. Är främst för servers där TSX kan ha en poäng, man använder automatisk TSX i Linux om CPUn har stöd och kärnan är "tillräckligt" ny.

Om det finns en fix för problemet i Skylake borde det även finnas en exakt förklaring till vilken instruktion / kombination av instruktioner som orsakar problem i Skylake, ser inget om detta varken här eller i den länkade ArsTechnica artikeln. Någon som vet?

Det är något med Skylake som alltid får mig att rygga tillbaka och välja en äldre CPU-arkitektur (t.ex. Haswell Refresh) för nya byggen. Känns inte som att det var en riktigt färdig produkt utan att det fortfarande ligger i Beta-stadiet. Och precis som @emilakered skriver så kan detta ge ett skäl för Intel att samtidigt lägga till en mikrokod för att stoppa all överklockning av icke-K CPU:erna

Senast jag kollade implementeras mikrokoden via en kretslogik i CPU:n, i Phenoms fall med TLB-buggen, var "lösningen" att slå av L3 cachen, vilket slog hårt mot prestandan.
I Phenoms fall var "boten värre än soten" för de flesta av oss.

Var inte L3 man slog av även om L2/L3 var involverad i det problem som kunde krascha systemet. Vad man slog av var TLB (translation lookaside buffer), en cache för att översätta från virtuella till fysiska adresser. Det intressanta här var att denna bug inte kunde fixas med mikrokod, men det var möjligt att hantera det i OSet och fanns en (inofficiellt) patch till Linux som löste problemet nästan helt utan prestandaförlust.

Får rätt mig själv ovan: TSX fixades inte till Haswell Xeon E5 utan bara till Haswell Xeon E7, det är däremot fixat i Broadwell Xeon E5 och därmed rimligen även fixat i Broadwell-baserade E-serien. "Fixen" i detta fall var trivial, för att använda något som TSX måste OSet fråga CPUn vilka finesser den stödjer (vissa CPUer saknar ju TSX by-design) så "fixen" är att bara släcker den flagga som säger att TSX stöds. Denna information ligger i själva CPUn och fungerar därför i alla OS utan någon speciell drivare (mer än att man vet hur man läser ut denna information från CPUn, i Linux kan man lista detta med cat /proc/cpuinfo och kolla om flags innehåller TSX).

Som jag har förstått så gäller det 'bara' med HT så 6600K klarar sig från just denna bug.

Skickades från m.sweclockers.com

Om den fryser kanske man inte ska ha så effektiv kylning på trots allt.
Edit: Typiskt, någon hann före.

Inte likt Intel att göra en sån miss, sist var väll z68 kortens sata-portar.

Ha det gött

Enda jag har skrivit om är att jag vill veta om denna mikrokod kommer att påverka prestandan negativt vid vanliga fall. Hur kopplar du denna kommentar från mig till att jag vill döma ut en hel processorarkitektur? Den som gör en höna utav en fjäder är tydligtvis du. Lägg ner.