Intel: 14 nanometer redo i slutet av 2013

Är inte 12nm teoretiska gränsen?

Problemet blir väll att den kommer ha lägre max temp,

Borde inte krympningen vara till 15-16nm om man ska följa deras "*0,7" modell?
Inte för att det är ett problem men det borde ge bättre prestanda ökning nu när de gör ett något större kliv.

Var den inte 8? fick för mig att de kollade hur många atomer som gick åt för att lyckas

Har också för mig att det är så. Med så små avstånd kan elektronerna hoppa fritt vilket kommer ge icke fungerande transistorer. Men det hörde jag för länge sedan så det kanske går att lösa på något smart sätt. Dock inte hur långt ner som helst.

Går undan där alltså.

Värmeutvecklingen blir också mindre. Och dessutom brukar de ju lägga till saker i processorerna så att chipytan oftast håller sig ungefär lika stor.

Det bara rasslar på hos Intel, trevligt att se teknologiska framsteg som dessa. Frågan är bara vad de tar sig till när kislet inte är hållbart längre.

Nja, de börjar med 28nm med Steamroller. Lär väl dyka upp till bärbart till nästa sommar/höst.

http://www.zdnet.com/news/one-atom-transistor-to-keep-moores-...

Börja inte bråka med mig bara^^

Dum fråga men vad hände med gårdagens artikel (mitt på dan) ang. framskjuten lansering av HASWELL?

[QUOTE=Yoshman;12691262]Man har dock gått in i en "vägg": strömförbrukningen minskar väldigt lite vid en krympning numera då läck-strömmen ökar ju mindre man gör saker. Intels "3D-transistor" var väldigt viktig för 22nm just därför att den ökar den yta som "gate:en" har mot ledaren, vilket gjorde att läck-strömmen faktiskt kunde minskas när man gick från 32nm till 22nm. Men nu har man kört det "tricket"...

Alla är medvetna om att vi ganska snart kommer få se chip med mörkt kisel (dark silicon). Vad man menar med detta är att TDP kommer inte tillåta att alla delar i chippet körs samtidigt. Vad man då för göra är att skapa mer domänspecifika exekveringsenheter då sådana kan utföra mer arbetet givet en viss mängd energi. Ett sådant exempel är t.ex. quick-sync som har mycket bättre "MB kodad data / Joule" än vad ett program som kör på en vanlig CPU har, det är typiskt en eller flera tiopotenser bättre.

En annan anledning att skapa specifika lösningar i HW är att vi är väldigt nära det vissa kalla "brick wall" som består av tre separata "väggar"

1. ILP wall: vi börjar närma oss gränsen för hur mycket mer parallellism man kan få ur dagens program, d.v.s det går snart inte öka IPC (ILP = Instruction Level Parallelism)

2. memory wall: vi börjar närma oss gränsen för hur många CPU-kärnor som går att mata med en buss mot RAM

3. power wall: vi har redan nått gränsen för hur mycket värme det är rimligt att kyla bort från en CPU

Finns massor att läsa om detta på nätet, ett exempel är denna rapport från Berkeley www.cs.nyu.edu/srg/talks/BerkeleyView.pdf[/QUOTE]

Mycket bra inlägg! Kul med folk som har lite djupare kunskap. En fråga bara - vad betyder "MB kodad data"?

[QUOTE=Yoshman;12691262]Man har dock gått in i en "vägg": strömförbrukningen minskar väldigt lite vid en krympning numera då läck-strömmen ökar ju mindre man gör saker. Intels "3D-transistor" var väldigt viktig för 22nm just därför att den ökar den yta som "gate:en" har mot ledaren, vilket gjorde att läck-strömmen faktiskt kunde minskas när man gick från 32nm till 22nm. Men nu har man kört det "tricket"...

Alla är medvetna om att vi ganska snart kommer få se chip med mörkt kisel (dark silicon). Vad man menar med detta är att TDP kommer inte tillåta att alla delar i chippet körs samtidigt. Vad man då för göra är att skapa mer domänspecifika exekveringsenheter då sådana kan utföra mer arbetet givet en viss mängd energi. Ett sådant exempel är t.ex. quick-sync som har mycket bättre "MB kodad data / Joule" än vad ett program som kör på en vanlig CPU har, det är typiskt en eller flera tiopotenser bättre.

En annan anledning att skapa specifika lösningar i HW är att vi är väldigt nära det vissa kalla "brick wall" som består av tre separata "väggar"

1. ILP wall: vi börjar närma oss gränsen för hur mycket mer parallellism man kan få ur dagens program, d.v.s det går snart inte öka IPC (ILP = Instruction Level Parallelism)

2. memory wall: vi börjar närma oss gränsen för hur många CPU-kärnor som går att mata med en buss mot RAM

3. power wall: vi har redan nått gränsen för hur mycket värme det är rimligt att kyla bort från en CPU

Finns massor att läsa om detta på nätet, ett exempel är denna rapport från Berkeley www.cs.nyu.edu/srg/talks/BerkeleyView.pdf[/QUOTE]

Min poäng är att 3D-transisoter bara är en av många lösningar. Vi har haft strained silicon och allt möjligt för att få det mesta ur tekniken. Jag tror inte 14nm eller ens 10nm är något problem. Självklart blir det svårare och svårare som sagt. Och även om man inte minskar strömläckage något mera så får man ju som sagt plats med mer transistorer så att man kan fortsätta öka prestandan med som du nämner t.ex. med lite mer specifika enheter.

MegaByte kodad data, d.v.s. hur mycket värme kommer du få för att koda en specifik film. Med quick-sync blir det väldigt mycket mindre och samma sak gäller med i princip alla special-lösningar du implementerar direkt i kisel. Nackdelen är naturligtvis att en speciallösning just är något som bara passar på några få typer av problem.

Beror på vad man menar med att det inte blir några problem. Finns inget som tyder på att man inte kommer lyckas komma ner till dessa nivåer, men vi har ju läst tidigare här att komplexiteten och därmed kostnaden verkar öka mycket snabbare nu för varje krympning än vad den gjorde tidigare (var väl bl.a. nVidia som klagade på detta). Har nog att göra med att vi börjar närma oss gränsen för vad som är fysiskt möjligt. Och minskningen i strömförbrukning är definitivt inte på samma nivå som när man gick från t.ex. 130nm till 90nm.

Och diskussionen kring mörkt kisel visar att ingen tror att man kommer lösa problemet med att läck-strömmen ökar, men det visar också att man tror att vi kan förvänta oss en gäng krympningar till. Har läst något om att Moores lag bör gälla minst 10 år till, d.v.s vi kommer kunna fortsätta öka antalet transistorer på en given yta i minst 10 år till.

Amd har inga fabriker så de "är" inte på något. Däremot tillverkar Globalfoundries deras proppar i 32nm och tsmc deras grafik i 28nm. Det används lite 40nm och 45 nm fortfarande också.

Skickades från m.sweclockers.com

Helt sjukt hur man ens lyckas skapa såna här så saker. Snart är man nere på samma storlekar som DNA, och när man når så små storlekar så lär man kunna bota väldigt många allvarliga sjukdomar.

Om vi hade processorer med dubbelt så stor yta skulle det bli lättare att kyla och kraften skulle öka. Vem har sagt att tekniken måste klämmas in på en liten platta, det är mycket lättare att lämna ett par centimeter extra på moderkortet. Och snart har vi 14nm på trappan.

Det enda goda med små processorer är såklart mobila enheter, men de behöver inte samma prestanda som desktops där majoriteten av det tunga jobbet utförs. Skapande av spel, film, bilder, 3D, simulationer och andra tungdrivna applikationer.

Hmm , det har ju funderats kring att bygga in vattenkylning i kislet. Så jag antar att en slags heatpipe lösning inte är helt omöjligt att vi får se nångång i framtiden.
Egentligen är det ju helt galet hur man kan klämma in så mycket energi, på så liten yta.