AMD haussar arkitekturen Zen – erkänner Bulldozer som ett misslyckande

Det var längesedan de gick ut och sa att Bulldozer var ett misslyckande. När smutskastade de källor som sa emot? När den först släpptes så gick de ut och sa att en av orsakerna till den dåliga prestandan var kopplat till Windows scheduler som inte hade koll på hur den bäst skulle sprida ut laster över de olika kärnorna eftersom den inte visste att de satt ihop i moduler. Det åtgärdades senare och gav ett par procent extra prestanda. Fast det var inte att smutskasta källorna.

När använde de falsk marknadsföring? När ljög de? Bulldozer var en stor anledningen till att många högt uppsatta fick sparken. De har sparkat väldigt mycket folk sen dess.

Det stämmer att bra namn inte automatiskt ger en bra CPU men de är folk som konsekvent visat att de vet vad de gör. AMD har också visat att de fortfarande kan göra CPUer.

Försöker man se hur AMD resonerade kring CMT så verkar de haft utgångspunkten att SMT inte är helt optimalt för skrivbordet då det påverkar enkeltrådprestanda negativt (vilket till viss del är sant). Så tror AMD främst försökte göra en desktop-CPU, inte en server-CPU.

CMT hade också varit bättre än SMT för skrivbordet om ökningen i transistorer för att få två bra presterande CPU-trådar per modul hade legat på den nivå som man initialt trodde, har för mig att PR-siffran låg på ca 15% fler transistorer. Problemet är att även 15% är betydligt mycket mer än de 5% som SMT krävde på P4, är mindre idag. Det andra är att 15% inte räckte, man fick fortfarande kvar för många nackdelar p.g.a. delade resurser.

Det är definitivt inte omöjligt att designa en CPU om presterar mer per fysiska kärna än dagens Haswell, bara stoppa in fler CPU-trådar. Problemet är att AMD var inte helt fel ute med att SMT har problem på skrivbordet, en CPU-kärna med 3-4 eller till och med 8 (som SPARC T2-T5) trådar kommer inte vara optimal för interaktiva laster. En möjlig väg är att AMD siktar på skrivbordet/mobila enheter med sina "small-core" designer och går all in på servers på "big-core", K12 verkar i alla fall vara en ren server-krets (även om det finns väldigt lite konkret kring denna än). Finns dock rätt många saker även på en server där enkeltrådprestanda är viktigt, både POWER8 och SPARC T5 verkar innehålla logik för att kunna ändra antal CPU-trådar man har per kärna beroende på typ av last. T5 har ju rätt imponerande bandbredd och i absolut "rätt" last presterar den väldigt bra trots att den faktiskt bara kan köra två SPARC instruktioner per klockcykel, sett till prestanda per CPU-tråd är den däremot chanslös mot Xeon/POWER.

Bra perf/W är ett måste redan från start. En CPU riktad mot datacenter som inte ligger i topp på detta är DoA då en väldigt stor del av totala livscykelkostnaden kommer just från kostnad för el. Så inte alls orimligt att det är just detta man siktar på, fler trådar än de två Intel har gör det möjligt att utföra mer arbete per fysiska CPU-kärna.

Att däremot göra något som presterar bättre än Haswell per CPU-tråd blir nog väldigt svårt, framförallt givet hur långt före Intel verkar vara alla andra vad det gäller att designa en CPU-cache med låg latens vilket är extremt viktigt för att kunna mata en enskild CPU-tråd med data i tid. Flera CPU-trådar per CPU-kärna är ett effektivt sätt att minska kravet på låg latens från CPU-cachen, att 8 trådar ens är vettig någonstans för SPARC trots en bredd på två instruktioner per cykel är att man till stor del ignorerat cachen (vilket gör designen värdelös för skrivbordet) och helt förlitar sig på att någon/några tråd(ar) alltid har den data som behövs för att man ska kunna göra nyttigt jobb i den fysiska kärnan. Kan inte så mycket om design av relationsdatabaser, men där verkar många trådar per CPU-tråd vara rätt användbart.

Att den kan avkoda och köra väldigt många instruktioner per klockcykel. Fram till första Pentium kunde x86 köra max en instruktion per cykel, Pentium var den första x86 som var "superskalär" (kunde köra mer än en instruktion per cykel) då den kunde köra upp till två instruktioner per cykel.

Idag har du Silvermont, Jaguar, ARM Cortex A7/A8/A9/A12 som alla exempel på CPUer som kan avkoda upp till två instruktioner per cykel och betecknas som "smala".

Athlon/Phenom/PIII, ARM Cortex A15 och Qualcomm Krait 400 är alla exempel på CPUer som kan avkoda upp till tre instruktioner per cykel.

Haswell är lite lurig. Den kan avkoda fyra instruktioner per cykel, men vissa kombinationer som en "compare" följt av ett hopp baserat på hur "compare" gick slås ihop (macro op fusion) innan avkodning. Så i detta fall blir två x86 instruktioner avkodade som en instruktion vilket då gör att man kan avkoda fem instruktioner per cykel i vissa fall.

Bulldozer/Piledriver kan alla avkoda 4 instruktioner per modul, Kaveri kan göra det per CPU-tråd. Blev ingen större fördel i Kaveri i alla fall, i teorin kan varje modul köra upp till 4 instruktioner per cykel, men två av dessa "pipeline" är extremt begränsade i vad de kan köra så i praktiken beter sig denna design väldigt mycket som om den bara är två instruktioner bred per CPU-tråd.

Apples Cyclone kan avkoda och köra upp till 6 instruktioner per cykel (enligt den black-box undersökning som AnandTech gjorde) och är därför väldigt "bred".

Finns ju två sätt att få bra prestanda per CPU-tråd: hög frekvens eller hög IPC. Om man ignorerar strömförbrukning så kommer en design som är 2 bred och kör på 2GHz alltid vara snabbare i praktiken än en som är 4 bred och kör på 1GHz. Det är en väldigt snabb "diminishing return" efter man passerat en bredd på 2-3, men det andra problemet vi har är att strömförbrukningen går spikrakt upp i himlen vid 3-4GHz. Så det handlar väldigt mycket om avvägning idag. En bredare design drar mer ström per cykel än en smal design, så även om man ignorerar kostnad är det inte självklart att man ska gå så brett som möjligt.

Nope, för numbercrunching behöver man en snabb och relativt stor cache kopplat med hög kapacitet per cykel. Just numbercrunching var en av de få saker som Itanium (som är väldigt "bred") var riktigt bra på.

Det som SPARC är bra på är saker där det är väldigt osannolikt att man har hög s.k. "spatial" eller "temporal" lokalitet. Gissar att har man en väldigt stor relationsdatabas så blir det ganska troligt att data ändå trillar ur cache innan man vill ha samma data igen.

SPARC Tn har också väldigt hög bandbredd i det som motsvarar QPI på Intel. Har inte riktigt förstått poängen med detta då QPI bara används för att hålla CPU-cachen koherent mellan olika CPU-sockets och program som orsakar mycket cache-koherenstrafik är normalt korkat skrivna program som aldrig kommer skala speciellt väl över CPU-kärnor. Men gissar igen att för relationsdatabaser så kanske man måste skriva logik som orsakar mycket cache-koherenstrafik, något som leder till hög latens för minnesoperationer och många CPU-trådar är i praktiken enda sättet att "gömma" den latensen.

På tal om "breda" designer. Läste på lite om POWER8...

Den kan avkoda (issue) upp till 8 instruktioner och kan internt påbörja (dispatch) 10 instruktioner per cykel. Som jämförelse med Haswell så kan HSW avkoda 4 x86 instruktioner och internt påbörja 8 µops per cykel.
POWER8 kan faktiskt har mer än 100MB LLC och den har en bandbredd mot RAM på upp till 230GB/s, d.v.s mer bandbredd än de värsta grafikkorten fast här talar vi om 100-tals GB eller till och med TB av RAM.

POWER8 har (tack vare sin bredd och 8 trådar per kärna) "rekordet" i heltalstestet SPECint_rate_2006 räknat per CPU-kärnan (finns modeller med upp till 12 kärnor per krets), men Xeon E5 2600 v3 har "rekordet" per CPU-tråd och per CPU-sockel (tack vare två trådar per kärna och max 18 kärnor per krets).

Nördporr på hög nivå att läsa om dessa CPUer. Måste hitta en anledning till varför de ska uppdatera den 2x Xeon 2600 v1 som jag har som arbetsstation på jobbet

Det är inte fjantigt att vilja ha en fungerande konkurrens, två jämnstora aktörer pressar priserna och stimulerar utveckling.

Som tur är så har marknaden för CPUer blivit som marknaden för operativsystem på skrivbordet: skillnaden mellan versioner är så minimal att det totalt kvittar för majoriteten av användarna vilken version/modell de kör. I det läget blir får även en dominant rejält konkurrens, av sina egna produkter! Om inte priset är konstant eller sjunkande så kommer ytterst få att köpa nya modeller.

Sedan har faktiskt Intel mer konkurrens på CPU-sidan än de haft på väldigt många år, från Qualcomm och till viss del även från Samsung, Allwinner, MediaTek m.fl.

Som konsument ska man aldrig vara trogen ett företag, de är inte din vän utan du är bara någon de vill klå på så mycket pengar som möjligt. Man ska köpa från det företag som för tillfället erbjuder bäst produkter för dig!