PCIe lanes?

Så ska det funka, men sedan får de fler lanes från chipsetet också. Vad har du för moderkort?

Edit: Som Alling sa. Tänkte inte på det. Men som sagt ska du ha fler beroende på chipset.

Nej, de fyra är reserverade för kommunikation med styrkretsen.

In addition to the x4 lanes that are reserved for the chipset, the Ryzen 7 3700X has x16 for a discrete graphics processor and x4 for storage (NVMe or 2 ports SATA Express).

— Wikichip

Dock tror jag moderkortet kan erbjuda extra banor för t ex M.2-anslutningar, men då är det alltså inte CPU:ns banor det handlar om.

Om du sätter m.2 disken i den översta slotten så kommer den inte störa prestandan för grafikkortet.
Den sitter oftast mellan processorn och översta långa PCI x16. Man kan behöva montera av grafikkortet för att komma åt att skruva samt att inte har slarvat bort distansen för moderkortet.

Det brukar gå att hitta skisser på hur allt är kopplat på moderkortet. Så här ser det ut på mitt Asus x570 Pro WS exempelvis:

8 lanes går till första PCIe x16-sloten.
8 går till en switch som kan ge sina lanes antingen till första PCIe x16 för att ha 16 lanes tillgängliga där, eller ge dem till andra PCIe x16 för att då ha 8 lanes på vardera slot.
4 går till första M.2.
4 går till X570-chipset.

Från chipset delar sen allt möjligt på dessa 4 lanes. Ex. är tredje PCIe x16 ansluten med 8 lanes till chipset, men kommer alltså att flaska på att det är 4 lanes mellan chipset och CPU.
Där går det också att se att andra m.2 bara har 2 lanes, eller tom. bara 1 lane om jag kör ett kort i PCIe x1-sloten. Det finns alltså ingen anledning att köpa nån snabbare SSD som maxar 4x PCIe4-lanes för att köra i den sloten. Det finns dock en U.2-kontakt med 4 lanes. Dessa är dock PCIe3. Tanken personligen är att hitta nån stor begagnad enterprise-SSD att ansluta dit vid behov senare.

Enligt manualen får andra M.2-sloten fyra PCIe 3.0-banor från chipset:

Så det ska bara vara att tuta och köra med full (PCIe 3.0) fart, även om jag gissar att det innebär viss overhead eftersom I/O:n ska gå via chipset och kommunikationsbussen mellan chipset och processorn.