AMD haussar arkitekturen Zen – erkänner Bulldozer som ett misslyckande

Låter onekligen som de verkligen ska försöka designa 4 separata modeller de närmaste åren, en ARM + en x86 för low power och en ARM + x86 för high performance.

Undrar om det inte är att gapa över lite för mycket. Och frågan är lite varför man skulle välja K12 över den high-end x86 de designar, på servers är x86 normen och ARM utmanaren så om plattformen är den samma i övrigt varför skulle någon välja K12?

[QUOTE=Yoshman;14865246]Låter onekligen som de verkligen ska försöka designa 4 separata modeller de närmaste åren, en ARM + en x86 för low power och en ARM + x86 för high performance.

Undrar om det inte är att gapa över lite för mycket. Och frågan är lite varför man skulle välja K12 över den high-end x86 de designar, på servers är x86 normen och ARM utmanaren så om plattformen är den samma i övrigt varför skulle någon välja K12?[/QUOTE]
Lyssnade inte alls speciellt fokuserat på videon men tyckte det var ganska tydligt att K12 skulle riktas mot low-end och x86 var high-end men att allt skulle använda samma SoC (Samma IMC, GCN iGPU, Strömförsörjning, Cache design etc skall fungera på båda). Det betyder att:

• De måste gå in i samma SoC och fungerar då även med samma Sockel.

• Samma moderkort/chipset skall klara av både K12 och nästa x86. (Bios/UEFI skall stödja båda).

Dock håller de väl kvar vid:
Puma+ som low-end x86,
Zen för x86 high-end,
K12 som Low-end ARM. (relativt mot Zen?)
Men vad skulle vara ARM High-end?

Tänker mig möjligen att ARM utvecklas med en mycket bred design och dedikerat kisel för vardera instruktion för att få ner energiförbrukningen och ge ett (mycket) strömsnålt alternativ?

Som jag förstår det så är Skybridge plattformen low-end. Där kommer man lansera en modell baserad på Puma+ (eller efterföljare) samt en Cortex A57 baserad design (den har man redan visat upp en del prestandasiffror för).

Sedan ska man skapa en till plattform för high-end som även den ska vara pin-kompatibel, där förstod jag det som att K12 (egen ARMv8 design) kommer in, samt Zen (x86_64).

Eller ska de hinna lansera två ARM modeller för low-end inom 1-2 år? Varför pratade han då om ARM och prestanda?

Lite irriterad på att en som Keller körde med så mycket PR-tugg. OK när PR-människor gör det, det är dels deras jobb, dels begriper de typisk inte tekniken så de vet inte när de ljuger. Man Keller nämnde en del "fördelar" med ARM som både forskning och de produkter vi har på marknaden redan visar inte har någon (mätbar) relevans.

För AMD måste ARM ge väldigt lite fördelar. De måste betala en licensavgift, vilket de inte alls behöver för x86 + så fort man gör mer komplicerade designer än Cortex A7/A53 så blir den mängd extra transistorer som går åt till avkodning typiskt irrelevant. Allt snack om ARM på serversidan från AMD är därför lite svårt att förstå, om det inte är så att de tänker överge x86. Rätt ironiskt då att x86_64 som de gjorde ett extremt bra jobb att designa då kommer bli deras värsta konkurrent.

Ok jag missuppfattade kanske vad du menade, vad du anser och tycker vet du givetvis bäst själv.

Zen och (K12) skulle väl inte bara vara Pin-kompatibel utan även inter-changable på samma SoC så som jag förstod det.
K12 skulle i förhållande till Zen vara riktat mot det lägre prisklassen. Inte nödvändigtvis i samma prisklass som Cortex A7/A53 eller Puma+ utan bara Lägre prisklassen i förhållande till Zen.

Har extremt svårt att tro att AMD skall överge x86-64 men de kanske skall utveckla en x86-64 produkt som kanske inte är groundbreaking eller bäst utan ett mellansteg till nästa stora AMD produkt. Och ARM är tänkt som ett bra sätt att dra in pengar på en hyfsad produkt? APU:erna är ju AMDs sätt att driva in pengar även om man kanske får bättre prestanda med en Pentium och dGPU för samma peng i många fall.

Detta är lite hur jag tänker mig om man vill ha en visualisering kring det:

Känns som det är sista chansen för AMD efter att både Phenom och Bulldozer floppade. Konkurrens är inte "fjantigt", minns hur priserna pressades när kriget mellan Athlon 64 och P4 var som mest intensivt. Körde själv bara AMD från 1998 till 2013 men såg inga andra alternativ än att byta till Intel när det var dags att uppgradera förra sommaren.

Phenom II var väldigt trevlig för sin tid och presterade bättre än Core 2 Quad i de flesta flertrådade laster då de var äkta 4kärniga processorer(phenom & phenom II) istället för en ihopsvetsad 4kärnig bestående av två st 2kärniga processorer. Dock var ju problemet att de var före sin tid och får program stödde så många kärnor. Då var många gånger en Snabb Core 2 Duo bättre, t ex en E6600 som överklockade fint om man bara ville.

Iom Nehalem och alla tillhörande designs (Lynnfield, bloomfield, Clarkfield) så klev Intel iväg på IPC fronten och även kapitalet rullande in. Sedan gick det bara utför för AMD då Intel kom med sin Sandy Bridge och skyhöga IPC jämfört med AMD och Bulldozer. AMD var ännu engång lite före och testade ett obeprövat kort med CMT och moduler med väldigt många kärnor. Varken program eller OS klarade riktigt av att hantera så många kärnor på Desktop sidan.

Som tidigare nämnt av Virtual Void i tråden så var Bulldozer troligen en ren Desktop processor men kollar man på hur marknaden ser ut så är Desktop interaktiva system och är mer beroende av hög IPC och låga latenser än massor av lite långsammare kärnor, så ett märkligt Designval av AMD. Man får ju bättre prestanda av en Intel Pentium G3258 AE i 4.5GHz än en Intel Xeon 8core+HT i 2.4GHz i den stora majoriteten av spel.

Nu har jag seglat bort lite från ämnet men det jag vill ha sagt. Phenom II och även Phenom var trevliga processorer vid sin tid, även mot konkurrenten. Visst att skillnaden inte var lika stor som mellan P4 och Athlon 64 men än dock absolut inte ett misslyckande.

Fast hur vettigt är det? Om Zen ska gå mot high-servers så betyder det att själva plattformen kommer vara väldigt dyr vilket gör K12 totalt meningslös alt. att Zen skulle vara mer likt Xeon E7 (som är svindyr och riktad mot de mest krävande data-center lösningarna) än riktad mot vanliga (E3) och high-end (E5). Att sikta på samma performance target med både Zen och K12 känns i.o.f.s. inte heller vettigt.

Jaja, Keller nämnde något om att han skulle kunna säga mer om ett år så man får väl vänta till dess.

Nu tolkar du för mycket än vad jag ville. Vart är dagens Opterons placerade? De konkurrerar väl inte med E7 direkt?

Observera även avsaknadet av graderingar på skalorna?
Det jag ville framhäva var att K12 är relativt sämre än Zen men bättre än PUMA+.

Det jag ville framföra var ett underlag på diskussion kring vad K12 då skulle kunna användas till (vilket jag nu har gjort).

Jag har dock absolut inte sagt att Zen skall konkurrera med E7 eller ens E5 för den delen. E3 går ju att få för runda 2000kr idag om man nöjer sig med 4c+HT och det är väl mer sannolikt att Zen hamnar där?

Sedan är formuleringen från mitt håll kanske inte perfekt. Att säga big servers eller datacenter så tänker du troligen på helt andra saker än vad jag gör. Jag syftar på system som inte gemeneman har hemma men absolut inte något mer definerat än så.

Snarare tänkt att man har Zen i t ex butikers Datahallar så som INETs egna eller likande? Alltså inte en hemma server utan steget ovanför men inte mycket mer än 10-20maskiner? Även det kanske är även det för hårt definierat.

Det jag vill få sagt. Du tolkar mig på ett sätt som jag absolut inte tycker jag framför.

Fattar bara inte vad AMD ska med 4 modeller till. De säger själva att deras Cortex A57 design ska prestera bättre än dagens Opteron X-serie (Jaguar baserad server), men det kan man nog ändå se som att de siktar på samma marknad (det är en ersättare för dagens produkt).

Om Zen inte siktar på Xeon E7 och kanske inte ens på high-end E5 så blir det ganska litet spelrum för K12. Så känns ur den synpunkten mer rimligt att Zen och K12 siktar på samma marknad, med ISA som enda skillnad. Rent tekniskt skulle det vara väldigt intressant då man får ett bra exempel på hur ARM står sig i high-end (även om svaret är uppenbart: kommer dra ungefär lika mycket ström som x86 och prestera ungefär lika bra...).

Men på en high-end server, varför skulle någon välja ARM över x86? Den stora kostnaden där är periferi-enheter, minne och framförallt drift + det är en marknad där ARM har allt kvar att bevisa då de inte existerar där idag. Så varför skulle någon då välja K12 över Zen när allt annat är det samma?

Instämmer att 4olika varianter känns väldigt malplacerade. Att bygga 1ARM och 2x x86-64 känns väl mer vettigt i mitt tycke.

Dock alltid roligt med innovation och att se prestandan på ARM i storleksklassen 20-100W.

Hur många instruktioner är det som ARM saknar/har jämt emot x86-64?

Nu är det valvaka, så blir ett hastigt skrivet svar

ARM kan göra samma sak som x86-64, ARM är också den minst RISC-lika av alla RISCar även om Aarch64 gått lite mer mot "ren" RISC än Aarch32.

Finns däremot saker som tar ganska många fler instruktioner för ARM att utföra, ex

int global_num;
void inc_global_num() {
    global_num++;
}

Detta blir 1 instruktion på x86 då CISC kan direkt använda en minnesreferens som argument, det blir 5(!) instruktioner på ARM (och de flesta RISCar).

Detta är ett extremfall och vissa kan hävda att globala variabler inte ska användas (blir 1 mot 3 instruktioner om "global_num" i stället varit en pekare till minne). Är helt sant, man ska undvika globala variabler men just i OS-kärnor har man inget val och det är en hel del referenser till globala variabler där.

Finns också fall där det inte är någon skillnad

int add(int a, int b) {
    return a + b;
}

I detta fall blir det 1 instruktion på både CISC och RISC. En fördel med CISC är just att det krävs färre instruktioner vilket typiskt leder till mindre kod-segment -> högre cache-hit-rate för kod. Mindre fördel än det kanske ser ut, ofta är data-cache viktigare och där spelar det ingen roll om det är 32/64-bit eller CISC/RISC.

Nej, det har inget med det engelska ordet hus (house) att göra. Att haussa är att höja något till skyarna. Var det har sitt ursprung ifrån vet jag inte.

Go for it AMD.

Vi hittade det tidigare. Latiska Altus.

int global_num;
void inc_global_num() {
    global_num++;
}

int add(int a, int b) {
    return a + b;
}

Valvaka för all del! Även Forumet måste få sova lite ibland

Jag är med på skillnaden mellan CISC och RISC (nu iaf, tack).
Men är det inte även så att vissa CISC instruktioner går att genomföra på färre klockslag än vissa RISC motsvarigheter måste lägga ned (Även om de på det stora hela verkar gå jämt ut?

Det jag känner är att till RISCs fördel är färre register tömningar, mindre hårdvara som krävs och med lite assemble hackande kan det bli riktigt tight:a program.

Dock tänker jag mig att ju mindre tillverkningsnoderna blir desto viktigare kommer energibudget vara än hårdvarukostnaden. Tänker mig iom Dannard Scaling som är borta och alla hotspots som man kan kringgå på ett effektivare sett med CISC med smart design av arkitektur layout än med RISC?

Under lång tid så följde hastigheten på RAM hastigheten i CPU-delen, under tidigt 80-tal var RAM överhuvudtaget inte flaskhals. När MHz-racet tog fart på allvar så hängde inte RAM-hastigheten alls med CPUn och man började stoppa in allt mer cache, detta var en fullgod lösning under i princip hela 90-talet. När hastigheterna började kliva förbi 1GHz så blir det svårt att ens göra någon större mängd cache som kan riktigt hänga med.

Vad har detta att göra med SMT? En stor anledningen till att SMT fungerar är att man kan "gömma" latens mot minne genom att ha flera CPU-trådar per fysisk kärna. Med flera trådar per kärna så sjunker antal instruktioner en viss CPU-tråd i genomsnitt ska hantera per tidsenhet vilket då har effekten att tiden man får vänta på RAM/cache sett i instruktioner som skulle kunna ha körts på en viss CPU-tråd blir mindre. Om CPU-kärnan inte är snabbare än cache/RAM hinner med blir SMT i princip meningslöst, det är orsaken till att vi inte hade det på x86-CPUer på 90-talet.

Är därför lite lustigt (eller olustigt beroende på hur man ser det) att det är just Intel som använder SMT och inte AMD/ARM-tillverkarna då ett område där Intel har väldigt stort försprång just nu är latens mot L2/L3-cache, de andra borde relativt sett vinna mer på SMT än Intel.

Folk köper många kärnor och Megahertz:en!

Självklart är två starka kärnor med/utan SMT kraftfullare än 4st svaga kärnor.
Big Little ser bra ut på pappret men, nja. Kanske i implementation som Nvidias K1, T1 eller vad den nu heter.

Kolla bara på Iphone och Apples A7 och A8 som är höjdare.

Det är inte big-little jag ser som ett problem. Det är ett intressant koncept. Det är att många kör fyra kärnor av varje till ingen nytta. De kunde dragit ner på antalet kärnor och sparat massa kisel.

Instämmer ju precis med dig. Det var därför jag syftade på Nvidias senaste som kör just på detta. 4 för high-load. En sista som skall skramla batteritid.

Sent skall syndarna vakna, men inte en dag för tidigt att de kör sin Bulldozer till tippen.

Hade totalt missat den här nyheten. Tycker detta verkar lovande. Blir spännande att se vad Amd kan göra.
Sitter ju på Sandy brigde och har egentligen inget behova av att uppgradera. Kan väl lika gärna vänta och se ett tag till!