Jo, och det ger ju i alla fall någon slags mellan tummen och pekfingret uppskattning. Men problemet är att vad man faktiskt får ut beror extremt mycket på vad man bygger
Visst är det så, och det är väl därför man just specificerar procentuell ökning istället för MTr/mm2, vars standard egentligen använder en NAND cell och en SFF cell för att beräkna teoretisk densitet, för det är ju som du säger att det beror väldigt mycket på kretsdesignen hur tätt man packar transistorerna på kretsen. För dom brukar även skriva att det ökningen gäller mot nod X för liknande kretsdesign.
Kollar vi på TSMC så stämmer deras siffor hyfsat för då t ex Apple som du säger (16nm -> 10nm 2x ökning, 10nm -> 7nm 1.6x ökning):
https://www.tsmc.com/english/dedicatedFoundry/technology/logi...
A10 (16nm) 26,4MT/mm2
A11 (10m) 49,1MT/mm2
A12 (7nm) 82,8 MT/mm2
https://www.reddit.com/r/hardware/comments/9i7y1o/tsmcs_7nm_f...
Tyvärr gjorde inte Nvidia något på 10nm, men t ex GV100 och GA100 bör vara rätt lika i kretsdesign, där gick man från 25.9 MT/mm2 (12nm) till 65.6 MT/mm2 (7nm). Osäker på hur mycket tätare 12nm skulle vara än 16 (antar att det är max 20% eftersom det bara är en förfining)? Vet inte om det är rättvisst att kolla på pascal iom att dom inte har tensor kärnor. Men ja, oavsett ser det inte ut som att det är lika fördelaktigt för dom att göra lika kompakta kretsar, men samtidigt är det inte heller identiska kretsar, och andra avvägningar kan ju tas i en arkitektur, så det är ju inget halvledartillverkarna kan anpassa några siffror efter.