TSMC kan knipa hela AMD:s processortillverkning på 7 nanometer

Njä, jag vet inte om det är det "största" problemet med Epyc. Det är ett litet problem i ett specifikt scenario.

Visst, om man driver en liten virtualiseringsmiljö med några enstaka hostar i ett enda kluster så kan man inte kan mix-and-matcha tillverkare om man vill köra vmotion/live migration. (Detta är faktiskt en sits som jag själv sitter i på jobbet.) Om man dock har lite större skala spelar det ingen roll. Du har inte mer än ett dussin eller så maskiner i ett enda virtualiseringskluster. (VMware har en hård gräns på 64 maskiner/kluster.) Att ha homogena AMD-specifika kluster och Intel-specifika kluster utgör inget större problem i den verkligheten.

Det är också långt ifrån alla serverorienterade scenarion där live migration av virtuella maskiner ens är något man vill göra.

Det finns ju redan SoC på både EPYC/Ryzen?

https://www.zdnet.com/article/amd-debuts-embedded-epyc-and-ry...

Absolut och vi har inte påstått att TSMC tagit all tillverkning på 7 nanometer, men i alla fall Ryzen (processorer) är möjligt. Jag är väl medveten om AMD:s Wafer Supply Agreement (WSA) med Globalfoundries, det går förenklat ut på att de sätter årliga mål på hur många kiselplattor (eng. wafers) AMD ska köpa. Det omförhandlades år 2016 och AMD har numera mycket större flexibilitet i att välja partnertillverkare, men de har fortfarande årliga kvoter att nå får att slippa straffavgifter.

Det är inte så lätt som att AMD bara byter fabrik och leverantör hur som helst när den ena inte kan leverera tillräckliga volymer. Att porta en design från Globalfoundries till TSMC eller vice-versa betyder mer eller mindre att designa om hela kretsen för den andra partens tillverkningsteknik, vilket inte bara kostar pengar utan är en tidsödande process. AMD har tidigare pratat om att en sådan process kan ta allt från 9 till 15 månader (det var på 28 nanometer, på 20 och nedåt kan det vara ännu längre ledtider) eller mer om de stöter på problem. Kostnadsmässigt är det i regionen cirka 100 miljoner dollar.

Utifrån hur AMD tillverkar sina processorer i serierna Ryzen (utan IGP), Ryzen Threadripper och Epyc, som alla baseras på exakt samma kisel, är det därför högst rimligt att en aktör tagit all tillverkning av trion. Det är så klart möjligt att AMD delat upp serierna mellan TSMC och Globalfoundries, men det är mindre sannolikt. Om nu inte bolaget har flera stora kunder för Epyc på kroken och kan rättfärdiga kostnaderna att porta en design och i praktiken underhålla ytterligare en helt annan krets vid sidan om konsumentvarianterna som i sådana fall skulle tillverkas hos Globalfoundries. Eller om de helt enkelt måste dela tillverkningen av Zen 2-processorer till två aktörer då varken Globalfoundries eller TSMC ensam kan leverera tillräckliga volymer.

Det enda vi vet helt säkert är att AMD kommer tillverkas hos både Globalfoundries och TSMC för 7 nanometer, men exakt vilka kretsar återstår att se. Utifrån hur AMD valt att producera sina kretsar idag står jag dock fast vid att ovannämnda och det vi skriver om i nyheten är mest troligt.

Nej, det är iofs sant, tog det nog mycket från min egen verklighet för jag jobbar med mycket kunder i den storleken som oftast ligger mellan 1-6 hosts.

Men känner väl ändå att det är ett problem även för större farmer i vissa scenarior när man har flera hallar mm. Bara det att ha "Olika i sig" är ju ett problem även om det kanske inte behöver bara det i praktiken.

Med 16 kärnor så bör cacheminnet vara det dubbla mot nuvarande 8 kärnor, återhämtning vid en cache miss blir aningen längre.
Så ingen större flaskhals.

AMD ska behålla AM4 till minst 2020 och Sockel AM4 är lika med DDR4, så för DDR5 behövs AM5.

Edit: AMD har historiskt släppt kretsar med minneskontrollers som hanterar två efter varandra DDR standarder såsom Athlon 64 FX och nu senast Carrizo, för Athlon 64 FX så var Sockel 939 för DDR (1) och AM2 för DDR2. I en övergäng så fanns det några hybridbord med AM2 som hade både DDR och DDR2 slotts, däremot så kunde man inte blanda DDR och DDR3, det var antingen eller.
Carrizo körde DDR4 på embeded och DDR3 på laptop, till AM4 så släpte AMD senare Bristol Ridge. Är osäker på om Bristol Ridge fortfarande var samma soc som ursprungliga Carrizo.

Oavsett så kräver DDR5 en ny Sockel, troligen då AM5.

Mest troligt JA!
CS har inget med ram minne att göra, det sköter ju Zen.
Mer rätt, kommer B350/X370 att fungera med Zen som kör mot DDR5.

JO...
Men det är ju sålt sen länge, däremot så har jag för mig att där var någon form av avtal om sammarbete som kanske nu har löpt ut nu.

Edit: Nuvarande WSA löper till 2020

@Jacob
@MrMasj
@wowsers

Tror att detta kan reda ut en del och även skapa nya frågetecken
EETimes, Malta Tour Shows GF Rising 20180702
Handlar om AMD, GF och TSMC

Att de har liknande "storlek och densitet" betyder inte att de är nära identiska och behöver inte ens betyda att de liknar varandra. Olika foundries har sina egna designregler, med olika för- och nackdelar gentemot varandra, kunder som AMD måste förhålla sig till. Att hoppa över till en ny tillverkare med befintlig design, köra in den i bakugnen, hålla tummarna och validera kretsen finns inte. Undantaget jag kommer på är Samsungs 14-nanometersteknik som var/är praktiskt taget identisk Globalfoundries, men det var för att Globalfoundries licensierade tekniken av Samsung.

Teorin om två olika kretsar med 16 respektive 12 kärnor, en hos TSMC och en hos Globalfoundries, är intressant! Det skulle möjliggöra för AMD att släppa 64 kärnor (4x16) för servrar utan att ta ett alltför stort kliv på konsumentsidan. Det vore mer rimligt än att de tillverkar två kretsar med liknande konfiguration hos båda parter. Står dock kvar vid vad jag skrev tidigare, så får vi väl se.

Själv gissar jag att Epyc, Threadripper och Desktop Ryzen kommer att göras på TSMC då dessa antagligen även denna gång bygger på samma CCX:er. Det låter rimligt tycker jag. APU:erna och grafikkretsarna, eventuellt också semicustom-prylarna? på GloFo.

/rant on

Tja, jag gissade på att man skulle gå ifrån x86 som ISA för eller senare, men så kom ju x86-64 som löste en del problem, och kompilatorer har faktiskt förbättrats rätt märkbart på 20 år. X86 verkade då lite pantad på olika sätt (få register bl.a.) så CPUn får göra lite himpa-jimpa för att koda av den till nåt effektivt den faktiskt bör köra, men det anses väl vara billigt i dagens chip.

Sen dess så har ju CPU:erna fått en hel del extensions av olika de slag också (SIMD, AVE, AES etc.) så funktionaliteten har ändå utökats rätt så bra.

Trodde att morgondagens CPU:er skulle ha få cores och moderkorten många sockets, idag vet vi ju att det går att klämma in skitmånga cores i samma kapsling så det blir en annan avvägning.

Ja, och högre frekvens överlag, man tyckte att 1GHz-barriären var rätt grov men det går ju att skrämma upp även konsumentprodukter i över 5GHz så.

---

Personligen hoppas jag att det kommer att ske större saker med mjukvara än hårdvara framöver, det finns mycket prestanda att hämta där helt enkelt, klassiska CPU:er är väldigt bra idag redan. Men vem vet, kanske kommer bättre interconnects i framtiden så SMP blir ännu effektivare, smartare cachealgoritmer, högre säkerhet.

/rant off

Jo jag skrev ju att Epyc i princip är en SoC, men på desktop sidan behövs ändå en minimal krets sisst jag kollade.

Oavsett så vore det på tiden att desktop och servers mm blev av med styrkretsen och all grundläggande I/O fins i processorns kisel.

Sedan kan man ju utan problem ha 4st PCI-E banor för att ansluta annat.

Det hade öppnat upp för vem som helst att göra en "styrkrets" som möter olika behov för att komplettera processorn I/O på moderkortet.

Där fick jag för att upprepa en gammal sanning. Tack för länken!

Eftersom de verkar vara pinkompatibla med DDR4 så är det nog inte omöjligt nej.
Sedan är det ju inte helt och hållet chipsettet det beror på då IMC sitter i CPU:n.
Så chipsetet funkar nog men du behöver ju ändå ett nytt moderkort.

Låter som det är rena saltskoporna där.....

Vet inte hur mycket det påverkar, men tekniken för metallagren (BEOL) måste skilja sig mellan GF och TSMC. GF kör med SADP (Self Aligned Double Patterning) där medan TSMC använder SAQP (Self Aligned Quad Patterning) om det jag läst stämmer.

Möjligen påverkar det inte jättemycket, Samsung ville inte använda sig av SAQP så de skulle initialt köra med EUVL för att slippa det. Som vanligt stötte man på problem med EUVL, så man kör initialt vad man kallar 8 nm

"Samsung will use EUVL for their 7nm node and thus will be the first to introduce this new technology after more than a decade of development. On May 24 2017, Samsung released a press release of their updated roadmap. Due to delays in the introduction of EUVL, Samsung will introduce a new process called 8nm LPP, to bridge the gap between 10nm and 7nm. The process will be manufactured without the use of EUVL and will feature a slightly relaxed transistor size. "

TSMC verkar vilja komma ifrån sin SAQP BEOL, de ska också gå till EUVL i vad de kallar 7 nm+.

Så alla 4 kretstillverkarna har rätt likvärdig storlek på "front-end-of-line" (FOEL, om man räknar in Intels 10 nm och de andras 7 nm). Men de skiljer sig rätt mycket i BEOL. Som jag förstått Intels problem är de just BEOL där man krympt mer än någon av de andra och därför tvingats till att använda kobolt i stället för koppar samt man kör i grunden SAQP men vissa delar är ända upp till hexa-patterning för att kunna dra full nytta av kobolt ledningar (och där är huvudproblemet, hexa-pattering är extremt svårt att få vettigt utbyte på).

TL;DR kan för lite om kretstillverkning för att säga om snarlik FEOL är tillräckligt för att det ska gå att flytta mellan processer. Men är definitivt hyfsad skillnad mellan GF och TSMC BEOL, TSMCs är klart mer avancerad.

Vi lär knappast hitta något konkret kring detta, vilket även gäller de som diskuterar på semiwiki.

Den delen jag överhuvudtaget inte har en susning om är hur mycket effekter på atomär nivå påverkar vid dessa storlekar. Min beräkning ovan ignorerade ju dels att bredden på metallen ökar snabbare än MMP (då det påpekas att tjockleken på isolationslagret är rätt konstant).

Men framförallt ignorerar den totalt effekten från detta:

"This isn’t the only issue affecting the wire scaling. The mean free path is the average distance the electron travels between collisions. Since the mean free path λ for copper is almost 40nm, then as the copper interconnect approach λ or 40nm, the copper electrons will begin to scatter far more often from the various surfaces and grain boundaries because they are so area-constrained. This excess scattering increases the resistivity of copper."

Det nämns ju också i diskussionen att hur stor påverkan sådan får beror ju på vilken typ av kretsar man siktar på att tillverka. Det spekuleras ju i att om Intel primärt optimerar för kretsar med väldigt hög frekvens och höga strömmar så blir får man fördelar av kobolt tidigare än om man primärt optimerar för kretsar för mobila enheter.

Kikar man på TSMCs klart största kunder är det inte så svårt att tänka sig vad deras prioriteringar ligger. Omvänt så betyder "mobila kretsar" som lägst laptops CPUer för Intel, de må dra lite ström för att vara PC-kretsar men är ändå rätt rejält törstigt jämfört med kretsarna i smarta mobiler (framförallt när man tar hänsyn till peak-effekt).

Så är ju fullt möjligt att det är x2 fördel för Intel i det man prioriterar medan det inte alls är en poäng för GF och TSMC.

Self Aligned Double Patterning och Self Aligned Quad Patterning är den litografiska processen, visst kan det kanske ha en påverkan på den slutliga kretsen.

Det är däremot endast två olika vägar att nå i princip samma mål, som inom mekanisk industri att välja laserskärning eller vattenskärning av en plåt. Olika metoder med samma slutresultat/produkt.

Är väl inte helt sant att det två sätt sak att nå samma sak? SAQP kan användas för <40 nm MMP, SADP kan inte det.

Så ett sätt att se på det: båda löser samma grundläggande problem, men SADP är finessmässigt endast en delmängd av SAQP (allt man kan göra med den förra kan göras med den senare, men inte tvärt om). Är dock rätt korkat att använda sig av SAQP om man inte måste då det är en mer komplicerad process.

Ändå så har det ingen större betydelse då både TSMC och GF använder båda
På gatenivå användes SAQP
Sen på metallalger SADP

Edit: Kanske inte korkat men väl dyrare att använda SAQP om det inte behövs, kostnaden är väll runt 50% högre och tar väll något längre tid i anspråk = Drar ner på produktionstakt.